Chương 1 TỔNG QUAN 1 1. Tổng quan về lĩnh vực nghiên cứu 1 1. Mục tiêu của đề tài 4 1. Nhiệm vụ và giới hạn của đề tài 4 1.
Phương pháp nghiên cứu 4 1. Điểm mới của đề tài 5 1. Phạm vi ứng dụng 5 Chương 2 CƠ SỞ LÝ THUYẾT 6 2. Lý thuyết về nghịch lưu 6 2.
Một số cấu trúc nghịch lưu ba bậc thông dụng 7 2. Nghịch lưu diode kẹp (NPC – Neural Point Clamped) 7 2. Nghịch lưu tụ kẹp (Flying capitor inverter) 8 vi LUẬN VĂN THẠC SĨ 2. Nghịch lưu ba pha ba bậc hình T (T type NPC Inverter) 9 2.
Nguyên lý hoạt động 10 2. Nghịch lưu tăng áp và nghịch lưu Quasi switch boost 11 2. Nghịch lưu truyền thống kết hợp bộ tăng áp 11 2. Nghịch lưu Quasi switch boost (qSBI) 11 2.
Một số lỗi xảy ra trên bán dẫn cấu hình nghịch lưu 14 2. Lỗi hở mạch không cho phép và lỗi dung sai 15 2. Quy trình xử lý lỗi 15 2. Phát hiện lỗi 15 2.
Cô lập linh kiện lỗi 16 2. Xử lý lỗi bằng giải thuật điều khiển 16 Chương 3 KHẢO SÁT BỘ NGHỊCH LƯU BA PHA BA BẬC HÌNH T TĂNG ÁP QUASI SWITCH BOOST CHỊU LỖI 17 3. Cấu hình bộ nghịch lưu ba pha ba bậc hình T tăng áp Quasi switch boost (qSBT2I) chịu lỗi 17 3. Lưu đồ và quá trình hoạt động của bộ nghịch lưu 18 3.
Lưu đồ hoạt động của bộ nghịch lưu 18 3. Khi mạch nghịch lưu hoạt động bình thường 19 3. Nguyên lý hoạt động 19 3. Giải thuật điều chế độ rộng xung (PWM) cho bộ nghịch lưu.
Khi mạch nghịch lưu xảy ra lỗi 24 3. Phương pháp nhận biết lỗi25 3. Nguyên lý hoạt động của mạch chịu lỗi 26 3. Giải thuật điều chế độ rộng xung (PWM) của mạch chịu lỗi.
26 Chương 4 MÔ PHỎNG VÀ THỰC NGHIỆM 30 vii LUẬN VĂN THẠC SĨ 4. Xây dựng mô hình thực nghiệm mạch nghịch lưu đề xuất 30 4. Mô hình thực nghiệm 30 4. Mô tả chi tiết mô hình 32 4.
Kit DSP TMS320F28335 32 4. Kit FPGA Cyclone II EP2C5T144 32 4. Mạch điều khiển (mạch kích) 33 4. Mạch cảm biến áp 34 4.
Kết quả mô phỏng và thực nghiệm 35 4. Kết quả mô phỏng 36 4. Kết quả thực nghiệm 45 Chương 5 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 60 5. Hướng phát triển 61 TÀI LIỆU THAM KHẢO 62 PHỤ LỤC 65 viii LUẬN VĂN THẠC SĨ DANH SÁCH CÁC BẢNG BẢNG TRANG Bảng 2.1: Bảng trạng thái và điện áp ngõ ra của mạch (x = a, b, c) 7 Bảng 2.2: Các trạng thái hoạt động của bộ nghịch lưu ba pha ba bậc hình T (x = a, b, c) 10 Bảng 2.3: Các lỗi thường gặp trên bán dẫn [16] 14 Bảng 3.1: Trạng thái hoạt động các khóa của bộ qSBT2I (x = a, b, c) 19 Bảng 4.1: Thông số linh kiện sử dụng trong mô phỏng và thực nghiệm 36 Bảng 4.2: So sánh kết quả mô phỏng với thực nghiệm 58 Bảng 4.3: So sánh luận văn với đề tài luận văn [21] 59 ix LUẬN VĂN THẠC SĨ DANH SÁCH CÁC HÌNH HÌNH TRANG Hình 1.1 Sơ đồ nghịch lưu nguồn áp tăng áp bằng bộ DC - DC 2 Hình 1.2 Sơ đồ nghịch lưu nguồn áp tăng áp bằng máy biến áp 2 Hình 2.1 Cấu hình bộ nghịch lưu ba pha ba bậc NPC 7 Hình 2.2 Cấu hình bộ nghịch lưu ba pha ba bậc dạng tụ kẹp 8 Hình 2.3 Cấu hình bộ nghịch lưu ba pha ba bậc dạng cascade 9 Hình 2.4 Cấu hình bộ nghịch lưu ba pha ba bậc hình T 10 Hình 2.5 Cấu hình bộ nghịch lưu tăng áp truyền thống 11 Hình 2.6 Cấu hình nghịch lưu Quasi switch boost 12 Hình 2.7 Cấu hình nghịch lưu Quasi switch boost ở trạng thái không ngắn mạch 12 Hình 2.8 Cấu hình nghịch lưu Quasi switch boost ở trạng thái ngắn mạch 12 Hình 2.9 Một số lỗi hở mạch trên cấu hình qSBT2I: (a) S1a hở mạch, (b) S2a hở mạch 15 Hình 3.1 Sơ đồ cấu hình nghịch lưu qSBT2I có khả năng chịu lỗi 17 Hình 3.2 Lưu đồ hoạt động bộ nghịch lưu qSBT2I có khả năng chịu lỗi 18 Hình 3.3 Nguyên lý của bộ qSBT2I: (a) Trạng thái không ngắn mạch, (b) Trạng thái Zero, (c) Trạng thái ngắn mạch 20 2 Hình 3.4 Tín hiệu điều khiển PWM cho các khóa công suất pha A của bộ qSBT I 23 Hình 3.5 Phần nhánh nghịch lưu pha A bị lỗi: (a) S1a hở mạch, (b) S4a hở mạch, (c) S1a và S4a hở mạch 24 Hình 3.6 Phương pháp nhận biết lỗi hở mạch: (a) Phương pháp lấy mẫu, (b) Quá trình phát hiện lỗi hở mạch khóa S1a 25 Hình 3.7 Dạng xung điều khiển PWM nhánh nghịch lưu pha A và điện áp cực VAG khi khóa S1a hở mạch 27 Hình 3.8 Sơ đồ góc pha điện áp: (a) Điều kiện bình thường, (b) S1a, S4a hở mạch .1 Sơ đồ khối mô hình thực nghiệm 30 Hình 4.2 Mạch nghịch lưu thực nghiệm 31 x LUẬN VĂN THẠC SĨ Hình 4.3 Mô hình thí nghiệm thực tế 31 Hình 4.4 Kit vi xử lý DSP TMS320F28335 32 Hình 4.5 Kit FPGA Cyclone II EP2C5T144 33 Hình 4.6 Hình dạng và sơ đồ chân IC điều khiển điện áp Morsun G1215S-1W 33 Hình 4.7 Sơ đồ mạch kích 33 Hình 4.8 Sơ đồ nguyên lý mạch cảm biến áp 34 Hình 4.9 Mạch cảm biến áp 34 Hình 4.10 Hình dạng và sơ đồ chân của IGBT FGL40N120 và FGL40N150D 35 Hình 4.11 Hình dạng và sơ đồ chân của diode DSEP60-12A 35 Hình 4.12 Điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù 37 Hình 4.13 Điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù 37 Hình 4.14 Điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù 38 Hình 4.15 Điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù 39 Hình 4.16 Điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù 40 Hình 4.17 Điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù 40 Hình 4.18 Dòng điện trên tải pha A (Ia): (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù 41 xi LUẬN VĂN THẠC SĨ Hình 4.19 Dòng điện trên tải pha A (Ia): (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù 42 Hình 4.20 Tổng méo hài (THD) dòng điện trên tải pha A: (a) Khi hoạt động bình thường, (b) Khi lỗi hở mạch S1a xảy ra, (c) Khi đã xử lý lỗi hở mạch S1a 43 Hình 4.21 Điện áp trên tụ VC: (a) Khi hoạt động bình thường, (b) Khi đã xử lý lỗi hở mạch 43 Hình 4.22 Điện áp DC - link (VPN): (a) Khi hoạt động bình thường, (b) Khi đã xử lý lỗi hở mạch 44 Hình 4.23 Giải thuật điều khiển PWM cho các khóa nhánh nghịch lưu pha A và điện áp cực VAG chịu lỗi hở mạch S1a 44 Hình 4.24 Thời gian đáp ứng xử lý lỗi khi lỗi hở mạch xảy ra 45 Hình 4.25 Thực nghiệm điện áp dây VAB: a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù 46 Hình 4.26 Thực nghiệm điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù 47 Hình 4.27 Thực nghiệm điện áp pha VAN: a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù 48 Hình 4.28 Thực nghiệm điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù 48 Hình 4.29 Thực nghiệm điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù 50 xii LUẬN VĂN THẠC SĨ Hình 4.30 Thực nghiệm điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù 51 Hình 4.31 Thực nghiệm dòng điện trên tải pha A (Ia): a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù 52 Hình 4.32 Thực nghiệm dòng điện trên tải pha A (Ia): (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù 54 Hình 4.33 Thực nghiệm tổng méo hài (THD) dòng điện pha A (Ia): (a) Khi hoạt động bình thường, (b) Khi lỗi hở mạch xảy ra, (c) Khi đã xử lý lỗi hở mạch 55 Hình 4.34 Thực nghiệm điện áp trên tụ VC: (a) Khi hoạt động bình thường, (b) Khi đã xử lý lỗi hở mạch 55 Hình 4.35 Thực nghiệm điện áp DC - link VPN: (a) Khi hoạt động bình thường, (b) Khi đã xử lý lỗi hở mạch 56 Hình 4.36 Thực nghiệm dạng sóng xung kích điều khiển các khóa công suất nhánh nghịch lưu pha A và điện áp cực VAG khi chịu lỗi hở mạch S1a 56 Hình 4.37 Thực nghiệm thời gian đáp ứng xử lý lỗi khi cấu hình xảy ra lỗi hở mạch.