Chương 1: Tổng quan: Tìm hiểu tổng quan về bộ nhớ SRAM trong bộ nhớ đệm, kèm theo mục tiêu, giới hạn, đối tượng, phạm vi nghiên cứu và phương pháp nghiên cứu của đề tài. 2 Chương 2: Cơ sở lý thuyết: Trình bày cơ sở lý thuyết về cổng đảo tiêu chuẩn, Schmitt Trigger, so sánh hai cổng đảo, tìm hiểu kiến trúc, các chế độ hoạt động của ô nhớ SRAM 6T, 8T và 10T, độ dự trữ nhiễu, thời gian trễ lan truyền và công suất. Chương 3: Thiết kế ô nhớ SRAM 10T dùng cổng đảo Schmitt Trigger: Trình bày cấu tạo mạch ghi dữ liệu, mạch nạp trước, ô nhớ SRAM 10T và mạch đọc dữ liệu. Từ đó thiết lập thông số mô phỏng của ô nhớ SRAM 10T.
Chương 4: Kết quả thực hiện: Tiến hành tính toán, so sánh độ dự trữ nhiễu giữa cổng đảo tiêu chuẩn và cổng đảo Schmitt Trigger nâng cấp, mô phỏng các chế độ hoạt động, tính toán thời gian trễ lan truyền, công suất trung bình của SRAM 10T. Chương 5: Kết luận và hướng phát triển: Tổng hợp lại những vấn đề đạt được, chưa đạt được trong quá trình thực hiện và hướng phát triển của đề tài. 3 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2.1 TỔNG QUAN VỀ BỘ NHỚ SRAM 2.1 Giới thiệu SRAM (Static Random-Access Memory) là một loại bộ nhớ truy cập ngẫu nhiên giữ lại các bit dữ liệu trong bộ nhớ của nó miễn là được cấp nguồn. Không giống như DRAM (Dynamic Random-Access Memory) phải được làm mới liên tục, SRAM không có yêu cầu này nên mang lại hiệu suất tốt hơn và sử dụng ít điện năng hơn.
Tuy nhiên, SRAM cũng đắt hơn DRAM và cần nhiều dung lượng hơn.1: Con chip SRAM SRAM được sử dụng rộng rãi trong máy tính, máy ảnh kỹ thuật số, thiết bị điện tử di động, cảm biến và thiết bị y tế [1]. Là bộ nhớ thiết yếu cho các hệ thống hiệu suất cao và truy cập nhanh, SRAM có thể cải thiện độ tin cậy, giảm chi phí, giảm tiêu tán điện năng và cải thiện hiệu suất cho chip và hệ thống. Theo ITRS, thiết kế ASIC hiệu suất cao điển hình được giả định là có cùng mật độ trung bình với các MPU hiệu suất cao, chủ yếu là các bóng bán dẫn SRAM và tỷ lệ bộ nhớ trong chip SOC đang tăng lên. ITRS cũng cho thấy SRAM đóng vai trò quan trọng trong các hệ thống hiệu suất cao.
Nhưng trong hầu hết các thiết kế vi mạch kỹ thuật số, SRAM được tạo ra một cách tự động theo các thông số thiết kế; nên người thiết kế có ít quyền tự chủ và gặp nhiều khó khăn trong việc tối ưu hóa công suất và diện tích, đặc biệt trong một số ứng dụng đặc biệt, phương pháp thiết kế bán tùy chỉnh có những thiếu sót rõ ràng.2 Cấu trúc Hình 2.2: Cấu trúc của SRAM SRAM chủ yếu bao gồm mảng ô bit và các mạch ngoại vi [1].2 thể hiện cấu trúc của SRAM trong thiết kế. Mảng ma trận là cốt lõi của SRAM. Bộ giải mã hàng và cột được sử dụng để định vị ô bit trước khi thực hiện thao tác đọc hoặc ghi. Trước khi thực hiện các thao tác đọc hoặc ghi, các đường bit được nạp đến một giá trị đã biết bằng các mạch nạp trước (Precharge Circuit).
Bộ khuếch đại cảm biến (Sense Amplifier) được sử dụng để khuếch đại sự chênh lệch điện áp của các dòng bit khi đọc dữ liệu và tăng tốc quá trình đọc. Tín hiệu CLK và tín hiệu chọn chip phối hợp với nhau để vận hành điều khiển trong các mạch điều khiển.3 Ứng dụng SRAM có nhiều ứng đụng trong các hệ thống điện tử và máy tính, từ bộ nhớ cache trong CPU đến các hệ thống nhúng và các thiết bị IoT. Đặc tính của SRAM như tốc độ truy cập nhanh và tính ổn định của dữ liệu làm cho nó trở thành một lựa chọn phổ biến cho các ứng dụng yêu cầu hiệu suất cao và tính ổn định.2 CỔNG ĐẢO TIÊU CHUẨN Hình 2.3: Sơ đồ nguyên lý của cổng đảo tiêu chuẩn Hình 2.3 cho thấy sơ đồ nguyên lý của một cổng cổng đảo CMOS hay còn được gọi là cổng NOT sử dụng một bóng bán dẫn nMOS và một bóng bán dẫn pMOS [2]. Thanh ở trên cùng tượng trưng cho điện áp cung cấp (VDD ) và hình tam giác ở phía dưới tượng trưng cho đất (GND).
Khi ngõ vào A bằng 0, bóng bán dẫn nMOS TẮT và bóng bán dẫn pMOS BẬT. Vì vậy, đầu ra Y được kéo lên 1 bởi vì nó được kết nối với VDD nhưng không nối với GND. Ngược lại, khi A bằng 1, nMOS BẬT, pMOS TẮT, và Y được kéo xuống mức 0. Điều này được tóm tắt trong Bảng 2.1: Bảng trạng thái cổng đảo tiêu chuẩn A Y 0 1 1 0 2.3 CỔNG ĐẢO SCHMITT TRIGGER 2.1 Schmitt Trigger tiêu chuẩn Mạch Schmitt Trigger (ST) được sử dụng rộng rãi trong mạch tương tự và kỹ thuật số để giải quyết vấn đề nhiễu [3].
Bên cạnh đó, mạch cũng được thiết kế với nhiều cấu trúc khác nhau nhằm điều khiển tải với tốc độ chuyển mạch cao, công suất thấp và điện áp cung cấp thấp. Bộ ST được sử dụng rộng rãi để tăng cường khả năng miễn nhiễm của mạch đối với nhiễu. Nó có tác dụng tốt như một thiết bị loại bỏ nhiễu. Bộ ST sử dụng sóng, do đó nó được sử dụng rộng rãi để chuyển đổi tín hiệu tương tự thành tín hiệu số và để định hình lại các xung lặp lại một cách cẩu thả hoặc bị biến dạng.
Đầu ra 6 của bộ ST thay đổi trạng thái khi đầu vào dương vượt qua điện áp điểm kích hoạt phía trên và khi đầu vào âm vượt qua điện áp điểm kích hoạt phía dưới.4: Sơ đồ nguyên lý của Schmitt Trigger tiêu chuẩn ST tiêu chuẩn được hiển thị trong hình 2.4, trong đó ngưỡng chuyển đổi phụ thuộc vào tỷ lệ nMOS và pMOS. Mạch đề xuất được hình thành bởi sự kết hợp của hai mạch con, mạch con pMOS (bao gồm M4 và M6) và mạch con nMOS (bao gồm M1 và M2). Mạch con pMOS nối giữa điện áp cung cấp và ngõ ra trong khi mạch con nMOS nối giữa ngõ ra và mặt đất nên không có kết nối trực tiếp giữa điện áp cung cấp và mặt đất. Do đó, không có điện năng tiêu thụ tĩnh.
Kỹ thuật này sử dụng tỷ lệ giữa bóng bán dẫn pMOS và nMOS. Khi đầu vào ở mức thấp thì chỉ xét đến mạch con pMOS và khiến đầu ra ở mức cao (bằng VDD ). Trong điều kiện này, cả M4 và M6 đều bật (vì điện áp nguồn Vgs < |Vtp | và điện áp cổng bằng nhau). Do đó, điện áp đầu ra được kéo về VDD.
Khi đầu vào tăng lên VDD , M1 và M2 sẽ được bật. Do đó điện áp đầu ra được kéo xuống GND. Khi điện áp ngõ vào (Vin ) chuyển từ mức ‘0’ lên ‘1’, lúc này M3 BẬT kéo cực nguồn của M2 lên VDD , làm tăng ngưỡng chuyển mạch của M2. Từ đó giúp điện áp ngõ ra (Vout ) ổn định hơn ở mức ‘1’.
Ngược lại, khi Vin chuyển từ mức ‘1’ xuống ‘0’, M5 sẽ BẬT kéo cực nguồn của M4 xuống đất, làm tăng điện áp ngưỡng chuyển mạch của M4. Từ đó giúp Vout ổn định ở mức ‘0’.2 Schmitt Trigger nâng cấp Ô nhớ SRAM sử dụng ST nâng cấp được đề xuất tập trung vào việc làm cho cặp biến tần cơ bản của tế bào bộ nhớ trở nên mạnh mẽ [4]. Ở điện áp rất thấp, độ ổn định của cặp biến tần ghép chéo là điều đáng quan tâm. Để cải thiện các đặc tính của biến tần, cấu hình ST được sử dụng.
Một cách triển khai khả thi của ST được hiển thị trong hình 2. Cấu trúc này được sử dụng để tạo thành bộ biến tần của bitcell bộ nhớ của chúng ta. Bộ ST cơ bản yêu cầu 6 bóng bán dẫn thay vì 2 bóng bán dẫn để tạo thành một bộ biến tần ghép chéo. Do đó, sẽ cần tổng cộng 14 bóng bán dẫn để tạo thành một ô SRAM, điều này sẽ dẫn đến thiệt hại về diện tích lớn.
Vì các bóng bán dẫn pMOS được sử dụng làm bộ kéo lên yếu để giữ trạng thái '1' nên cơ chế phản hồi trong nhánh kéo lên pMOS không được sử dụng. Cơ chế phản hồi chỉ được sử dụng trong đường dẫn kéo xuống. Sơ đồ nguyên lý của ST nâng cấp được đề xuất hiển thị như trong hình 2.5: Sơ đồ nguyên lý của Schmitt Trigger nâng cấp Khi điện áp ngõ vào chuyển từ mức ‘0’ lên ‘1’, lúc này N3 BẬT kéo cực nguồn của N1 lên VDD , làm tăng ngưỡng chuyển mạch của N1. Từ đó giúp điện áp ngõ ra ổn định hơn ở mức ‘1’.4 SO SÁNH ĐẶC TÍNH DC GIỮA CỔNG ĐẢO TIÊU CHUẨN VÀ ST NÂNG CẤP Việc mở rộng điện áp cung cấp cùng với tiến bộ công nghệ dẫn đến độ ổn định không đáng tin cậy của biến tần ghép chéo [5].
Để cải thiện độ bền của ô nhớ SRAM, 8 bộ ST được sử dụng như trong hình 2. Trong quá trình chuyển đổi đầu vào từ bóng bán dẫn phản hồi '0' sang '1', N3 cố gắng duy trì logic '1' ở đầu ra của ST, làm tăng điện áp của bóng bán dẫn kéo xuống N1. Điều này làm tăng ngưỡng chuyển mạch của biến tần với đặc tính truyền điện áp. Vì vậy, tốc độ chuyển mạch của cổng đảo ST nhanh hơn và độ tin cậy cao hơn cổng đảo tiêu chuẩn.
Cho nên, cổng đảo ST là một cổng đảo thay thế lý tưởng cho cổng đảo tiêu chuẩn trong ô nhớ SRAM. Điều này được làm rõ như trong mô tả của hình 2.6: Đặc tính DC của cổng đảo tiêu chuẩn và ST nâng cấp 2.5 PULL-UP RATIO VÀ CELL RATIO Để ổn định ô SRAM cần có thông số SNM tốt [6]. SNM (Static Noise Merge) hay còn được gọi là biên độ nhiễu tĩnh của ô SRAM. Thông số này phụ thuộc vào giá trị của Cell Ratio (CR), Pull-up Ratio (PR) và cả điện áp cung cấp.
Bóng bán dẫn điều khiển chịu trách nhiệm cho 70% giá trị của SNM hay nói cách khác PR và CR có ảnh hưởng rất lớn đến SNM. SNM, có liên quan đến điện áp ngưỡng của thiết bị nMOS và pMOS trong các ô SRAM. Thông thường, để tăng SNM cần tăng điện áp ngưỡng của thiết bị nMOS và pMOS. Tuy nhiên, việc tăng điện áp ngưỡng của các thiết bị pMOS và nMOS còn hạn chế.
Nguyên nhân là do các tế bào SRAM có thiết bị MOS có điện áp ngưỡng quá cao nên khó hoạt động; vì rất khó để đảo ngược hoạt động của các thiết bị MOS. Thay đổi 9 CR tốc độ của ô SRAM cũng tăng lên.