## Tổng quan nghiên cứu

Trong bối cảnh phát triển mạnh mẽ của Internet of Things (IoT), dự kiến sẽ có hơn 20 tỷ thiết bị kết nối trong thập kỷ tới, với yêu cầu khắt khe về tiêu thụ năng lượng thấp và đa dạng về mức độ xử lý. Các thiết bị này cần có hiệu suất xử lý từ đơn giản đến phức tạp, đồng thời chi phí phải được tối ưu để phù hợp với quy mô lớn. Một trong những thách thức lớn là thiết kế vi xử lý phù hợp cho các ứng dụng IoT, đặc biệt là các vi điều khiển (microcontroller) với kiến trúc hiệu quả và tiết kiệm năng lượng.

Luận văn tập trung nghiên cứu thiết kế bộ nhớ đệm lệnh (instruction cache) cho vi xử lý RISC-V trên nền tảng vi điều khiển IoT Pulpino, nhằm thay thế kiến trúc bộ nhớ "tightly-coupled" truyền thống sử dụng SRAM lớn, vốn có chi phí cao và tiêu thụ năng lượng lớn. Phạm vi nghiên cứu thực hiện tại Trường Đại học Bách Khoa TP. Hồ Chí Minh trong năm 2019, với mục tiêu giảm kích thước bộ nhớ SRAM xuống còn khoảng 75% so với thiết kế gốc, đồng thời duy trì hiệu năng xử lý tương đương.

Ý nghĩa của nghiên cứu được thể hiện qua các chỉ số hiệu suất như điểm benchmark CoreMark, thời gian truy cập bộ nhớ trung bình (AMAT) chỉ khoảng 1.13 chu kỳ clock, và giảm tiêu thụ năng lượng lên đến 27%. Những kết quả này góp phần nâng cao hiệu quả thiết kế vi điều khiển cho các ứng dụng IoT, đáp ứng yêu cầu về chi phí và hiệu suất trong thực tế.

## Cơ sở lý thuyết và phương pháp nghiên cứu

### Khung lý thuyết áp dụng

Nghiên cứu dựa trên các lý thuyết và mô hình sau:

- **Kiến trúc tập lệnh RISC-V**: Là kiến trúc tập lệnh mở, miễn phí, cho phép mở rộng và tùy biến linh hoạt, phù hợp với các ứng dụng IoT. RISC-V hỗ trợ nhiều tập lệnh mở rộng như RV32I, RV32IMC, RV64I, giúp tối ưu hóa hiệu năng và tiết kiệm năng lượng.

- **Kiến trúc bộ nhớ đệm (Cache Memory)**: Bao gồm các thành phần như memory array, tag array, bit valid, cache controller, và way replacement unit. Cache giúp giảm thời gian truy cập bộ nhớ chính, cải thiện hiệu suất xử lý.

- **Bộ nhớ Ferroelectric RAM (FRAM)**: Là loại bộ nhớ không bay hơi, có tốc độ truy cập nhanh và tiêu thụ năng lượng thấp, được sử dụng kết hợp với SRAM trong thiết kế vi điều khiển để tối ưu hóa hiệu năng và chi phí.

- **Mô hình pipeline và vòng lặp phần cứng (Hardware Loop)**: Giúp tăng hiệu quả xử lý lệnh, giảm độ trễ và tăng tốc độ thực thi chương trình.

Các khái niệm chính bao gồm: Average Memory Access Time (AMAT), cache hit/miss, way replacement, prefetch buffer, và các loại tập lệnh mở rộng của RISC-V.

### Phương pháp nghiên cứu

- **Nguồn dữ liệu**: Sử dụng mô hình mô phỏng vi điều khiển Pulpino với CPU RISC-V RI5CY, kết hợp dữ liệu thực nghiệm từ các công cụ mô phỏng ModelSim, Verdi, và benchmark CoreMark.

- **Phương pháp phân tích**: Thiết kế và mô phỏng phần cứng bộ nhớ đệm lệnh bằng ngôn ngữ SystemVerilog, đánh giá hiệu năng qua các chỉ số AMAT, điểm benchmark CoreMark, và tiêu thụ năng lượng thông qua công cụ SpyGlass Power.

- **Cỡ mẫu và chọn mẫu**: Mô phỏng trên nền tảng Pulpino với các cấu hình bộ nhớ khác nhau, so sánh hiệu năng giữa kiến trúc truyền thống "tightly-coupled" và thiết kế mới với bộ nhớ đệm lệnh.

- **Timeline nghiên cứu**: Thực hiện từ tháng 2 đến tháng 6 năm 2019, bao gồm giai đoạn thiết kế, mô phỏng, tích hợp và đánh giá kết quả.

## Kết quả nghiên cứu và thảo luận

### Những phát hiện chính

- Thiết kế bộ nhớ đệm lệnh mới giảm kích thước SRAM xuống còn khoảng 25% so với kiến trúc "tightly-coupled" truyền thống, giúp giảm tổng diện tích cổng logic và tiêu thụ năng lượng của vi điều khiển Pulpino đến 27%.

- Thời gian truy cập bộ nhớ trung bình (AMAT) đạt khoảng 1.13 chu kỳ clock, tương đương hoặc tốt hơn so với kiến trúc cũ, đảm bảo hiệu năng xử lý không bị suy giảm.

- Điểm benchmark CoreMark của vi điều khiển tích hợp bộ nhớ đệm lệnh đạt mức tương đương với thiết kế sử dụng bộ nhớ "tightly-coupled", chứng tỏ hiệu quả của giải pháp mới.

- Mô phỏng và phân tích cho thấy thiết kế cache controller, way replacement unit và prefetch buffer hoạt động ổn định, giảm thiểu cache miss và tối ưu hóa hiệu suất.

### Thảo luận kết quả

Nguyên nhân của các kết quả tích cực là do việc thay thế bộ nhớ SRAM lớn bằng bộ nhớ đệm lệnh nhỏ gọn hơn, kết hợp với bộ nhớ FRAM không bay hơi giúp giảm chi phí và tiêu thụ năng lượng. So với các nghiên cứu trước đây sử dụng SRAM truyền thống, giải pháp này linh hoạt hơn trong việc mở rộng hoặc thu nhỏ bộ nhớ theo yêu cầu ứng dụng IoT.

Kết quả có thể được trình bày qua biểu đồ so sánh AMAT, điểm CoreMark và mức tiêu thụ năng lượng giữa các cấu hình bộ nhớ khác nhau, giúp minh họa rõ ràng hiệu quả của thiết kế mới. Ngoài ra, bảng so sánh tài nguyên tiêu thụ và hiệu năng cũng làm nổi bật ưu điểm của bộ nhớ đệm lệnh.

Giải pháp này phù hợp với xu hướng phát triển vi điều khiển IoT hiện nay, khi mà yêu cầu về tiết kiệm năng lượng và chi phí ngày càng cao, đồng thời vẫn đảm bảo hiệu năng xử lý cho các ứng dụng đa dạng.

## Đề xuất và khuyến nghị

- **Triển khai rộng rãi thiết kế bộ nhớ đệm lệnh** cho các vi điều khiển IoT nhằm giảm chi phí sản xuất và tiêu thụ năng lượng, hướng tới mục tiêu giảm ít nhất 20% chi phí trong vòng 2 năm tới.

- **Tối ưu hóa thêm các thành phần cache controller và way replacement unit** để giảm tỷ lệ cache miss xuống dưới 5%, nâng cao hiệu suất xử lý trong các ứng dụng thực tế.

- **Phát triển công cụ mô phỏng và đánh giá hiệu năng tích hợp** cho phép các nhà thiết kế dễ dàng kiểm tra và tùy chỉnh kiến trúc bộ nhớ phù hợp với từng dòng sản phẩm IoT.

- **Khuyến khích hợp tác giữa các viện nghiên cứu và doanh nghiệp** để ứng dụng thiết kế mới vào sản phẩm thực tế, đồng thời thu thập phản hồi để cải tiến liên tục.

- **Đào tạo và nâng cao năng lực thiết kế vi xử lý RISC-V** cho đội ngũ kỹ sư trong nước, nhằm thúc đẩy phát triển công nghệ nội địa và giảm sự phụ thuộc vào công nghệ nước ngoài.

## Đối tượng nên tham khảo luận văn

- **Nhà thiết kế vi điều khiển và vi xử lý**: Có thể áp dụng kiến thức về kiến trúc bộ nhớ đệm lệnh và RISC-V để phát triển sản phẩm mới, tối ưu chi phí và hiệu năng.

- **Các nhà nghiên cứu và sinh viên ngành Khoa học Máy tính, Kỹ thuật Điện tử**: Nắm bắt được xu hướng phát triển kiến trúc vi xử lý mở, các kỹ thuật thiết kế phần cứng hiện đại và ứng dụng trong IoT.

- **Doanh nghiệp sản xuất thiết bị IoT**: Tìm hiểu giải pháp tiết kiệm năng lượng và chi phí cho vi điều khiển, từ đó nâng cao khả năng cạnh tranh trên thị trường.

- **Cơ quan quản lý và hoạch định chính sách công nghệ**: Đánh giá tiềm năng và xu hướng công nghệ vi xử lý mở, hỗ trợ định hướng phát triển ngành công nghiệp điện tử trong nước.

## Câu hỏi thường gặp

1. **Tại sao cần thay thế bộ nhớ "tightly-coupled" bằng bộ nhớ đệm lệnh?**  
Bộ nhớ "tightly-coupled" sử dụng SRAM lớn, chi phí cao và tiêu thụ năng lượng lớn. Bộ nhớ đệm lệnh giúp giảm kích thước SRAM, tiết kiệm năng lượng mà vẫn duy trì hiệu năng xử lý.

2. **Kiến trúc RISC-V có ưu điểm gì cho IoT?**  
RISC-V là kiến trúc mở, miễn phí, dễ mở rộng và tùy biến, phù hợp với các ứng dụng IoT đa dạng, giúp giảm chi phí và tăng tính linh hoạt trong thiết kế.

3. **Điểm CoreMark phản ánh điều gì trong nghiên cứu này?**  
CoreMark là benchmark đánh giá hiệu năng xử lý của vi điều khiển. Điểm CoreMark tương đương giữa thiết kế mới và cũ chứng tỏ hiệu năng không bị suy giảm khi sử dụng bộ nhớ đệm lệnh.

4. **AMAT là gì và tại sao quan trọng?**  
AMAT (Average Memory Access Time) là thời gian truy cập bộ nhớ trung bình. AMAT thấp giúp tăng tốc độ xử lý và hiệu quả hoạt động của vi điều khiển.

5. **Giải pháp này có thể áp dụng cho các vi điều khiển khác không?**  
Có, thiết kế bộ nhớ đệm lệnh và kiến trúc RISC-V có thể được tùy biến và áp dụng cho nhiều loại vi điều khiển IoT khác nhau nhằm tối ưu chi phí và hiệu năng.

## Kết luận

- Đã thiết kế và triển khai thành công bộ nhớ đệm lệnh cho vi điều khiển IoT Pulpino dựa trên kiến trúc RISC-V, giảm 75% kích thước SRAM so với kiến trúc truyền thống.  
- Hiệu năng xử lý được duy trì với điểm benchmark CoreMark tương đương và AMAT chỉ khoảng 1.13 chu kỳ clock.  
- Tiêu thụ năng lượng giảm đến 27%, góp phần nâng cao hiệu quả sử dụng trong các ứng dụng IoT.  
- Nghiên cứu mở ra hướng phát triển vi điều khiển tiết kiệm chi phí, linh hoạt và hiệu quả cho thị trường IoT ngày càng phát triển.  
- Đề xuất các bước tiếp theo bao gồm tối ưu hóa thiết kế, mở rộng ứng dụng và đào tạo nguồn nhân lực chuyên sâu về kiến trúc RISC-V.  

Hãy áp dụng những giải pháp này để nâng cao hiệu quả thiết kế vi điều khiển IoT, góp phần thúc đẩy sự phát triển bền vững của công nghệ trong nước và quốc tế.