I. Tổng Quan Nghiên Cứu và Thiết Kế Khối AFC cho Chip Thu Hình
Truyền hình kỹ thuật số mặt đất (DTT) đang thay thế truyền hình tương tự, mang lại hình ảnh sắc nét và loại bỏ nhiễu. Tại Việt Nam, chuẩn DVB-T2 được sử dụng trên hai băng tần VHF và UHF. Chip thu truyền hình (RF Tuner IC) đóng vai trò quan trọng trong việc chuyển đổi tín hiệu cao tần (RF) thành tín hiệu trung tần (IF) cho các chip giải mã. Bộ tổng hợp tần số (PLL) trong chip thu truyền hình cung cấp tần số ổn định cho quá trình trộn tần. Bài toán đặt ra là làm sao có thể chọn được 1 trong 64 cap bank code mà tại đó đặc tuyến của VCO có chứa tần số mong muốn? Một mạch điện có chức năng chọn chính xác băng chứa tần số mong muốn ngay cả khi VCO và chính nó bị tác động bởi các điều kiện thực tế như đã trình bày ở trên. Mạch này được gọi là khối tự động hiệu chỉnh tần số (AFC).
1.1. Vai trò của Chip Thu Truyền Hình và Bộ Tổng Hợp Tần Số
Chip thu truyền hình số mặt đất (RF Tuner IC) nằm ở vị trí đầu vào của một thiết bị thu truyền hình, cụ thể hơn RF Tuner IC có vị trí nằm ngay sau anten thu và có nhiệm vụ chuyển đổi tín hiệu cao tần (Radio Frequency Signal - RF Signal) thành tín hiệu trung tần IF (Intermediate Frequency Signal - IF Signal) có tần số thấp hơn. Tín hiệu trung tần này sẽ được cung cấp cho các chip kỹ thuật số khác (Digital Decoder) với nhiệm vụ chính là thực hiện việc giải mã tiếng nói và hình ảnh để phát ra loa và hiển thị lên màn ảnh. Trong một kiến trúc máy thu phát, bộ tổng hợp tần số (Frequency Synthesizer / Phase Locked Loop - PLL) là một khối đóng vai trò hết sức quan trọng.
1.2. Tại sao cần Khối Tự Động Hiệu Chỉnh Tần Số AFC
Khối tự động hiệu chỉnh tần số (Automatic Frequency Calibration - AFC) là một khối đóng vai trò hết sức quan trọng và cần thiết trong các hệ thống thu phát băng rộng. Nó có nhiệm vụ chọn lựa cho khối tạo dao động điều khiển bằng điện áp một băng con có tần số trung tâm gần với tần số mong muốn nhất để giúp bộ tổng hợp tần số hoạt động chính xác ngay cả dưới sự tác động của các yếu tố bên ngoài như: sai số trong quá trình chế tạo, sự thay đổi của điện áp nguồn và nhiệt độ. Theo trích dẫn từ luận văn gốc, AFC giúp PLL hoạt động chính xác ngay cả dưới tác động của các yếu tố bên ngoài như sai số chế tạo và thay đổi điện áp.
II. Thách Thức Thiết Kế Khối AFC Hiệu Quả cho Chip Thu Hình
Thiết kế khối AFC hiệu quả đối mặt với nhiều thách thức. Sự thay đổi của điện áp nguồn và nhiệt độ ảnh hưởng đến tần số của VCO, đòi hỏi AFC phải bù trừ. Sai số trong quá trình chế tạo cũng gây ra sự khác biệt giữa các chip, yêu cầu AFC phải tự điều chỉnh. Việc đảm bảo thời gian hiệu chỉnh nhanh và độ chính xác cao là một bài toán khó, đặc biệt trong các ứng dụng băng rộng. Yêu cầu về tiêu thụ năng lượng thấp và kích thước chip nhỏ cũng là những yếu tố cần cân nhắc. Các phương pháp hiện có thường có những hạn chế nhất định về tốc độ, độ chính xác và khả năng thích ứng.
2.1. Ảnh hưởng của Yếu Tố Bên Ngoài đến Tần Số VCO
Với công nghệ vi mạch bán dẫn ngày càng phát triển, số lượng transistor được tích hợp vào trong cùng một diện tích chip ngày càng tăng lên. Tuy nhiên, đi đôi với việc số lượng được tích hợp càng nhiều thì điện áp đánh thủng của các transistor này cũng giảm xuống tỉ lệ với việc giảm chiều dài kênh dẫn của MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor). Chính vì vậy trong hoạt động của VCO thì điện áp điều khiển Vtune sẽ nằm trong một khoảng giới hạn. Với một khoảng thay đổi điện áp nhỏ nhưng lại yêu cầu một khoảng thay đổi lớn về tần số ở ngõ ra của VCO trong các hệ thống băng rộng, khi đó đặc tuyến tần số thay đổi theo điện áp của VCO ( Kvco ) có độ dốc rất lớn và không thể thiết kế được trên mạch thực tế, đồng thời việc này làm tăng phase noise, giảm chất lượng PLL.
2.2. Yêu cầu về Tốc Độ và Độ Chính Xác của AFC
Mục đích của khối tự động hiệu chỉnh tần số là tìm một băng con gần tần số mong muốn nhất bằng cách đóng cắt các tụ điện cho VCO trong khoảng thời gian đủ ngắn để giúp PLL mau chóng đạt được trạng thái khóa tần số. AFC cố gắng tìm băng con gần nhất với tần số fTARGET và giữ cố định cap bank code sau khi quá trình này kết thúc. Ở giai đoạn này điện áp điều khiển Vtune của VCO luôn bằng 1/2 điện áp nguồn cung cấp. điện áp Vtune được điều chỉnh sao cho tần số ngõ ra của VCO chính bằng tần số fTARGET .
III. Phương Pháp Thiết Kế Khối AFC Tối Ưu cho Chip Thu Hình
Luận văn này trình bày một phương pháp thiết kế khối AFC tối ưu cho chip thu truyền hình DVB-T2, hoạt động trên hai băng tần VHF và UHF. Phương pháp này bao gồm các khối chính: khối chuyển đổi tần số sang giá trị nhị phân, khối tính toán sai số, khối tìm sai số cực tiểu, khối tìm kiếm nhị phân và khối chọn lựa băng con tối ưu. Kỹ thuật chuyển đổi tần số sang giá trị nhị phân ở tốc độ cao được sử dụng để tăng tốc độ và độ chính xác của AFC. Thời gian hiệu chỉnh của khối nhỏ hơn 5µs.
3.1. Kiến trúc Khối AFC Đề Xuất
Trong đề tại này khối tự động hiệu chỉnh tần số được thiết kế cho bộ tổng hợp tần số dùng trong chip thu truyền hình số mặt đất theo chuẩn DVB-T2, hoạt động ở hai băng tầng VHF, UHF và bao gồm các khối chính sau: khối chuyển đổi tần số sang giá trị nhị phân, khối tính toán sai số, khối tìm sai số cực tiểu, khối tìm kiếm nhị phân và khối chọn lựa băng con tối ưu. Theo luận văn, AFC bao gồm các khối: chuyển đổi tần số sang nhị phân, tính toán sai số, tìm sai số cực tiểu, tìm kiếm nhị phân và chọn băng con tối ưu.
3.2. Kỹ Thuật Chuyển Đổi Tần Số Sang Giá Trị Nhị Phân Tốc Độ Cao
Kỹ thuật chuyển đổi tần số sang giá trị nhị phân ở tốc độ cao đã được sử dụng với mục đích giúp khối tự động hiệu chỉnh tần số có khả năng hoạt động một cách nhanh chóng và chính xác, cụ thể hơn kết quả mà luận văn đã đạt được là tổng thời gian hiệu chỉnh của khối nhỏ hơn 5 s . Điểm nổi bật của phương pháp là kỹ thuật chuyển đổi tần số sang nhị phân tốc độ cao, giúp giảm thời gian hiệu chỉnh xuống dưới 5µs.
IV. Các Mạch Logic Cơ Bản trong Thiết Kế Khối Tự Động Hiệu Chỉnh
Thiết kế khối tự động hiệu chỉnh tần số đòi hỏi việc sử dụng và tối ưu hóa các mạch logic cơ bản như cổng Inverter, Buffer, AND, NAND, OR, NOR, XOR, XNOR và Transmission Gate. Các mạch này được thiết kế sơ đồ nguyên lý, ký hiệu và layout trên công nghệ CMOS 130nm. Các kết quả mô phỏng của các mạch logic này được trình bày để chứng minh tính đúng đắn của thiết kế.
4.1. Thiết Kế và Mô Phỏng Cổng Inverter và Buffer
Sơ đồ nguyên lý, ký hiệu và layout của cổng Inverter được thiết kế trên công nghệ CMOS 130nm. Kết quả mô phỏng cổng Inverter được trình bày. Sơ đồ nguyên lý, ký hiệu và layout của Buffer cũng được thiết kế. Kết quả mô phỏng của Buffer dùng hai cổng Inverter và bốn cổng Inverter được so sánh.
4.2. Thiết Kế và Mô Phỏng Các Cổng Logic AND NAND OR NOR XOR XNOR
Sơ đồ nguyên lý, ký hiệu và layout của các cổng AND hai ngõ vào, AND ba ngõ vào, AND bốn ngõ vào được thiết kế. Kết quả mô phỏng cổng AND hai ngõ vào được trình bày. Tương tự, các cổng NAND hai ngõ vào, OR hai ngõ vào, OR ba ngõ vào, OR bốn ngõ vào, NOR hai ngõ vào, NOR ba ngõ vào, XOR hai ngõ vào, XNOR hai ngõ vào cũng được thiết kế và mô phỏng.
V. Cải Thiện Chất Lượng Khối AFC Bộ Chọn Lọc Pha và Các Khối Xử Lý
Để nâng cao hiệu suất của khối tự động hiệu chỉnh tần số, một số cải tiến đã được thực hiện. Khối chọn lọc pha (Phase Selector) được thêm vào để cải thiện độ chính xác. Khối chuyển đổi tần số sang giá trị nhị phân (FDC), khối tính toán sai số (Frequency Error Detector), khối tìm sai số cực tiểu (Minimum Error Code Finder) và khối tìm Cap bank Code tối ưu (Final Code Selector) được thiết kế và tối ưu hóa.
5.1. Chức Năng và Nguyên Lý Hoạt Động của Khối Chọn Lọc Pha
Khối chọn lọc pha (Phase Selector) được thêm vào để cải thiện độ chính xác. Chức năng và nguyên lý hoạt động của khối chọn lọc pha được mô tả chi tiết. Sơ đồ nguyên lý của bộ chọn lọc pha được trình bày và kết quả mô phỏng được phân tích.
5.2. Thiết Kế và Tối Ưu Hóa Các Khối Xử Lý Tần Số và Sai Số
Khối chuyển đổi tần số sang giá trị nhị phân (Frequency To Digital Converter - FDC), khối tính toán sai số (Frequency Error Detector), khối tìm sai số cực tiểu (Minimum Error Code Finder) và khối tìm Cap bank Code tối ưu (Final Code Selector) được thiết kế và tối ưu hóa. Sơ đồ nguyên lý và ký hiệu của các khối này được trình bày chi tiết.
VI. Kết Quả Mô Phỏng và Đánh Giá Khối Tự Động Hiệu Chỉnh Tần Số
Kết quả mô phỏng của khối tự động hiệu chỉnh tần số hoàn chỉnh được trình bày. Các kết quả mô phỏng được thực hiện trong môi trường lý tưởng và dưới ảnh hưởng của các yếu tố PVT (Process, Voltage, Temperature). Đánh giá hiệu suất của khối AFC dựa trên các kết quả mô phỏng này. So sánh kết quả thiết kế với các bài báo khác.
6.1. Kết Quả Mô Phỏng Trong Môi Trường Lý Tưởng và Ảnh Hưởng của PVT
Kết quả mô phỏng khối tự động hiệu chỉnh tần số hoạt động ở điều kiện lý tưởng, nhiệt độ 40 0 C được trình bày. Kết quả mô phỏng khối tự động hiệu chỉnh tần số với process Fast-Fast ở nhiệt độ 40 0 C và process Slow-Slow ở nhiệt độ 1200 C cũng được trình bày.
6.2. Đánh Giá Hiệu Suất và So Sánh với Các Nghiên Cứu Khác
Hiệu suất của khối tự động hiệu chỉnh tần số được đánh giá dựa trên các kết quả mô phỏng. Kết quả thiết kế được so sánh với các bài báo khác để đánh giá mức độ cạnh tranh của thiết kế. Bảng so sánh kết quả thiết kế với các bài báo khác được trình bày.
