Tổng quan về luận án

Sự bùng nổ của cuộc Cách mạng Công nghiệp 4.0, cùng với sự gia tăng theo cấp số nhân của các dịch vụ truyền thông đa phương tiện, dữ liệu lớn (Big Data) và mạng lưới vạn vật kết nối (IoT), đã đặt ra những thách thức vô tiền khoáng hậu đối với hạ tầng mạng viễn thông vô tuyến thế hệ mới (5G, 6G). Nhằm nâng cao dung lượng kênh truyền và tốc độ trao đổi dữ liệu lên ngưỡng hàng chục Gbps, các hệ thống truyền thông hiện đại buộc phải dịch chuyển dải tần số sóng mang lên các vùng tần số siêu cao (từ 6 GHz trên 4G lên đến 24 GHz – 60 GHz trên 5G/6G). Tuy nhiên, theo định luật truyền lan bức xạ sóng vô tuyến và mô hình tổn hao công suất đường truyền Friis, suy hao tín hiệu tỷ lệ thuận với bình phương tần số sóng mang, khiến cự ly và vùng phủ sóng vô tuyến bị suy giảm nghiêm trọng. Đồng thời, hiện tượng pha-đinh (fading) đa đường chọn lọc tần số trong môi trường truyền sóng động phức tạp dẫn đến hiện tượng méo và suy biến tín hiệu sâu tại đầu thu.

Trong bối cảnh đó, việc thiết lập các trạm chuyển tiếp thông tin vô tuyến (Relay Stations - RS) kết hợp công nghệ đa ăng-ten phát - đa ăng-ten thu (MIMO) đóng vai trò sống còn để mở rộng vùng phủ sóng, tiết kiệm năng lượng phát và nâng cao độ tin cậy kết nối. Đặc biệt, mô hình kênh chuyển tiếp vô tuyến MIMO hai chiều (Two-Way Relay Channel - TWRC) tích hợp kỹ thuật Mã hóa mạng tại lớp vật lý (Physical Layer Network Coding - PNC) do Zhang và các cộng sự khởi xướng đã tạo ra bước đột phá về hiệu quả sử dụng phổ vô tuyến. Bằng cách khai thác nguyên lý chồng chập điện từ trường tự nhiên của sóng vô tuyến trong không gian, trạm chuyển tiếp thu nhận đồng thời tín hiệu từ hai nút nguồn trong cùng một khe thời gian, thực hiện xử lý tách tín hiệu và phát quảng bá gói tin tổng hợp XOR trong khe thời gian kế tiếp. Kỹ thuật này "cho phép tăng 100% thông lượng hệ thống so với chuyển tiếp vô tuyến một chiều và 33,33% so với mô hình chuyển tiếp vô tuyến MIMO hai chiều sử dụng kỹ thuật NC" (chuyển tiếp thông thường cần 4 khe thời gian, mã hóa mạng truyền thống NC cần 3 khe, trong khi PNC chỉ tiêu tốn 2 khe thời gian).

Tuy nhiên, nút thắt cổ chai kỹ thuật (research gap) lớn nhất hiện nay nằm ở thuật toán và kiến trúc phần cứng tách và xử lý tín hiệu tại trạm chuyển tiếp MIMO hai chiều:

  1. Các phương pháp tách tín hiệu tuyến tính kinh điển như Cưỡng bức về không (Zero Forcing - ZF) và Sai số bình phương trung bình nhỏ nhất (Minimum Mean Square Error - MMSE) kết hợp tỉ số hợp lệ logarit (LLR) của Hiệp và cộng sự (2013) hay Thiện và cộng sự (2016) chỉ áp dụng được cho hệ thống MIMO $2 \times 2$ điều chế dịch pha nhị phân đơn giản (BPSK). Các sơ đồ này hoàn toàn bất lực khi mở rộng lên các cấu hình ăng-ten bậc cao ($4 \times 4, 6 \times 6, 8 \times 8$) sử dụng điều chế biên độ cầu phương (16-QAM, 64-QAM) do mất đi tính chất đơn ánh của phép toán XOR trên chòm sao tín hiệu phức hợp.
  2. Thuật toán tối ưu Hợp lệ cực đại (Maximum Likelihood - ML) đạt phẩm chất tỷ lệ lỗi bít (Bit Error Rate - BER) lý tưởng nhưng có độ phức tạp tính toán bùng nổ theo hàm mũ $\mathcal{O}(M^{N_T})$ (trong đó $M$ là bậc điều chế, $N_T$ là số ăng-ten phát), bất khả thi đối với việc hiện thực hóa vật lý thời gian thực.
  3. Thuật toán Giải mã cầu (Sphere Decoding - SD) nguyên bản theo giải thuật tìm kiếm theo chiều sâu (DFS-SD) của Hassibi và Vikalo có bán kính tìm kiếm co giãn ngẫu nhiên theo điều kiện nhiễu môi trường, dẫn tới độ trễ tính toán biến thiên bất định (non-deterministic processing latency), gây nghẽn và phá vỡ cấu trúc đồng bộ đường ống (pipeline) khi cài đặt trên vi mạch logic khả trình (FPGA) hoặc vi mạch tích hợp chuyên dụng (ASIC).

Trước khoảng trống nghiên cứu mang tính quyết định đó, luận án tiến sĩ kỹ thuật của tác giả Nguyễn Minh Thường, chuyên ngành Kỹ thuật điện tử, dưới sự hướng dẫn của GS. Trần Xuân Nam và TS. Ngô Vũ Đức tại Viện Khoa học và Công nghệ Quân sự (2024), đã đặt ra các câu hỏi nghiên cứu và giả thuyết khoa học cốt lõi:

  • Câu hỏi nghiên cứu 1 (RQ1): Làm thế nào để giải quyết mâu thuẫn giữa độ phức tạp tính toán biến thiên của thuật toán giải mã cầu SD và yêu cầu đồng bộ thời gian thực với độ trễ cố định trên phần cứng vi mạch số?
  • Câu hỏi nghiên cứu 2 (RQ2): Thiết kế kiến trúc thuật toán và phần cứng tách tín hiệu nào cho phép thực thi kỹ thuật chuyển tiếp PNC trên hệ thống MIMO hai chiều với điều chế bậc cao (16-QAM) đạt phẩm chất BER tiệm cận tối ưu ML nhưng tiêu tốn tài nguyên phần cứng tối thiểu?
  • Giả thuyết 1 (H1): Việc phân tích thống kê hàm phân bố tích lũy (CDF) bao phủ 99,999% số lượng điểm nút hợp lệ trên từng tầng của cây tìm kiếm giải mã cầu sẽ cho phép xác lập cấu hình số lượng nút tối ưu cố định, loại bỏ triệt để tính bất định của độ trễ mà không làm suy giảm phẩm chất BER.
  • Giả thuyết 2 (H2): Áp dụng kiến trúc giải mã cầu lai cải tiến EHSD cho máy thu MIMO điểm-điểm và thuật toán tách K-Best với hệ số K biến đổi (V-KBD) tại trạm chuyển tiếp hai chiều PNC trên nền tảng phân rã giá trị thực (RVD) sẽ giảm thiểu độ phức tạp tính toán từ 3 đến 40 lần so với SD truyền thống, đồng thời hỗ trợ thông lượng cực cao trên FPGA thương mại.

Phạm vi nghiên cứu của luận án bao quát các hệ thống MIMO cấu hình $4 \times 4, 6 \times 6, 8 \times 8$ áp dụng điều chế 16-QAM trên kênh truyền pha-đinh Rayleigh phẳng, kết hợp quy trình kiểm chứng toán học giải tích, mô phỏng Monte Carlo $1.000$ vòng lặp độc lập trên môi trường MATLAB và hiện thực hóa mô tả phần cứng VHDL/RTL trên bộ công cụ Xilinx Vivado.

Literature Review và Positioning

Lịch sử nghiên cứu về xử lý tín hiệu cho mạng chuyển tiếp vô tuyến và hệ thống vô tuyến MIMO chứng kiến sự phân hóa thành hai trường phái học thuật lớn với các tranh luận chuyên sâu về sự đánh đổi giữa hiệu năng tối ưu lý thuyết và tính khả thi phần cứng:

                            [Xử lý tín hiệu MIMO & Relay]
[Trường phái Tối ưu Hiệu năng]                             [Trường phái Khả thi Phần cứng]
- ML (Maximum Likelihood): Vét cạn O(M^NT)                 - Tách tuyến tính: ZF, MMSE (BER kém)
- DFS-SD (Hassibi & Vikalo, 2005):                         - FSD (Barbero & Thompson, 2008): 
  Bán kính biến thiên, trễ bất định                          Loại nhánh sớm, BER suy giảm
- PNC Cơ bản (Zhang et al., 2006):                         - K-Best cố định (Guo & Nilsson, 2006):
  Giới hạn ở 2x2 BPSK, khó mở rộng QAM                       Tài nguyên phần cứng dư thừa
                         [Khoảng trống nghiên cứu & Đột phá của Luận án]
                         - Mô hình thống kê CDF 99,999% điểm nút
                         - Thuật toán EHSD & V-KBD (K biến đổi theo tầng)
                         - Hiện thực hóa FPGA cho MIMO TWRC-PNC 16-QAM

Dòng nghiên cứu thứ nhất tập trung vào việc tiệm cận giới hạn dung lượng Shannon và cực tiểu hóa xác suất lỗi bít. Zhang, Liew và Lam (2006, 2009) đã đặt nền móng cho kỹ thuật PNC, chứng minh khả năng giải phóng dung lượng mạng vượt bậc. Tuy nhiên, việc áp dụng PNC vào MIMO gặp rào cản nghiêm trọng khi tách tín hiệu xếp chồng tại trạm chuyển tiếp. Để giải bài toán tách tín hiệu phi tuyến, Hassibi và Vikalo (IEEE Trans. Signal Processing, 2005) đã hoàn thiện thuật toán giải mã cầu SD dựa trên hình học dàn (lattice theory), chứng minh độ phức tạp đa thức trong dải SNR trung bình và cao. Dẫu vậy, các phân tích của Jalden và Ottersten (IEEE Trans. Inf. Theory, 2005) đã chỉ ra rằng trong trường hợp xấu nhất (worst-case scenario) hoặc tại vùng SNR thấp, độ phức tạp của DFS-SD vẫn thoái hóa về cấp số mũ tương đương ML. Nghiên cứu của Yang và các cộng sự (2012) về kỹ thuật căn chỉnh hướng trị riêng (EDA) cho MIMO hai chiều dù đạt dung lượng tốt nhưng yêu cầu phản hồi kênh truyền hoàn hảo (perfect CSI) tại mọi nút, gây áp lực báo hiệu rất lớn.

Dòng nghiên cứu thứ hai hướng mạnh về tính khả thi khi triển khai trên phần cứng số bán dẫn (VLSI/FPGA). Để khắc phục độ trễ biến thiên của SD, Barbero và Thompson (IEEE Trans. Wireless Commun., 2008) đã đề xuất bộ giải mã cầu có độ phức tạp cố định (Fixed-Complexity Sphere Decoder - FSD). FSD áp dụng phương pháp vét cạn cục bộ tại các tầng trên cùng của cây tìm kiếm và chỉ chọn duy nhất một nút con tốt nhất ở các tầng phía dưới. Mặc dù FSD đạt được thông lượng xử lý cố định và cấu trúc phần cứng song song hoàn hảo, thuật toán này phải trả giá bằng sự suy giảm nghiêm trọng phẩm chất BER so với SD truyền thống do hiện tượng loại bỏ sớm các nhánh chứa nghiệm tối ưu toàn cục. Cùng thời điểm, Guo và Nilsson (IEEE Trans. Circuits Syst. I, 2006) cũng như Burg và các cộng sự (IEEE JSSC, 2005) đề xuất thuật toán K-Best với chiến lược tìm kiếm theo chiều rộng (BFS), giữ lại $K$ nút ứng viên cố định tại mỗi tầng. Nhược điểm chí mạng của K-Best truyền thống là việc áp dụng cùng một hệ số $K$ cố định cho toàn bộ các tầng cây tìm kiếm dẫn đến sự lãng phí tài nguyên tính toán ở các tầng ít nhạy cảm lỗi và thiếu hụt ứng viên ở các tầng nhạy cảm lỗi cao.

So sánh với các nghiên cứu quốc tế điển hình:

  • So với công trình FSD của Barbero & Thompson (2008): Kiến trúc của Barbero chấp nhận suy giảm độ lợi phân tập tại các tầng dưới để đổi lấy cấu hình cố định. Luận án của Nguyễn Minh Thường đã khắc phục triệt để nhược điểm này bằng cách sử dụng chiến lược giải mã cầu lai nâng cao (EHSD), kết hợp sắp xếp cục bộ và toàn cục dựa trên mật độ phân bố thống kê thực tế của các nút, giúp đường cong BER duy trì sự tiệm cận vượt trội với ML (độ lệch phẩm chất không đáng kể, dưới 0,5 dB).
  • So với công trình K-Best FPGA của Guo & Nilsson (2006): Công trình của Guo & Nilsson cố định hệ số $K=4$ hoặc $K=8$ trên mọi tầng, làm tăng diện tích silicon của khối sắp xếp (Sorting Block). Luận án đề xuất thuật toán V-KBD với vector tham số $K$ biến đổi linh hoạt theo đặc tính phân rã tam giác $R$ sau biến đổi QRD, giảm thiểu việc chiếm dụng phần tử logic LUT và Flip-Flop trên FPGA từ 30% đến 50% trong khi vẫn giữ vững thông lượng truyền dẫn hàng trăm Mbps.

Bằng việc tích hợp sâu sắc kỹ thuật PNC vào bộ tách tín hiệu MIMO phi tuyến trên cơ sở phân rã thực RVD, luận án đã định vị chính xác vị thế tiên phong trong việc giải quyết bài toán hiện thực hóa phần cứng trạm chuyển tiếp vô tuyến MIMO hai chiều cho các hệ thống điều chế bậc cao.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án đã mở rộng nền tảng lý thuyết tách tín hiệu trong không gian dàn đa chiều (Lattice-based Signal Processing) và lý thuyết thông tin mạng chuyển tiếp hai chiều thông qua ba đóng góp lý thuyết căn bản:

  1. Mở rộng lý thuyết giải mã cầu thông qua mô hình phân bố thống kê điểm nút: Luận án đã giải quyết căn nguyên của tính bất định trong giải mã cầu bằng cách thiết lập mô hình toán học giải tích khảo sát kỳ vọng $E[N_{nodes}]$ và phương sai $Var[N_{nodes}]$ của số lượng điểm nút hợp lệ nằm trong siêu cầu tìm kiếm $|y - Hx|^2 \le r_{sph}^2$. Kết quả chứng minh rằng độ biến động số lượng nút tại các tầng trên và tầng dưới của cây tìm kiếm có tính phi đối xứng nghiêm trọng. Từ đó, xác lập cơ sở lý thuyết chọn ngưỡng hàm phân bố tích lũy: $$\text{CDF}(N_{nodes}) = P(N \le N_{threshold}) \ge 99,999%$$ để xác định chặn trên chính xác của số lượng nút cần xử lý tại mỗi mức tính toán nhạy cảm.

  2. Hình thành mô hình chuyển tiếp PNC bậc cao trên không gian số thực (RVD-TWRC Framework): Luận án đã mở rộng lý thuyết mã hóa mạng lớp vật lý từ không gian nhị phân (BPSK) sang không gian chòm sao 16-QAM tổng quát. Bằng cách áp dụng phép phân rã giá trị thực (Real-valued Decomposition - RVD), phương trình kênh truyền phức tại trạm chuyển tiếp: $$y = H^{(1)}x^{(1)} + H^{(2)}x^{(2)} + n \in \mathbb{C}^{2N \times 1}$$ được chuyển đổi tương đương sang miền số thực kích thước $4N \times 1$: $$\begin{bmatrix} \Re(y) \ \Im(y) \end{bmatrix} = \begin{bmatrix} \Re(H) & -\Im(H) \ \Im(H) & \Re(H) \end{bmatrix} \begin{bmatrix} \Re(x) \ \Im(x) \end{bmatrix} + \begin{bmatrix} \Re(n) \ \Im(n) \end{bmatrix}$$ kết hợp phép phân tích $H = QR$ để xây dựng cây tìm kiếm khoảng cách Euclid từng phần (Partial Euclidean Distance - PED) đệ quy: $$D_{m-1}(\tilde{y}, \hat{y}) = D_m(\tilde{y}, \hat{y}) + \left| \tilde{y}{m-1} - \sum{i=m-1}^{2N_T} R_{m-1, i} x_i \right|^2$$ cho phép bảo toàn tuyệt đối cấu trúc đại số của phép toán ánh xạ ngược XOR nhị phân: $$\hat{s}^{(r)} = \hat{s}^{(1)} \oplus \hat{s}^{(2)} = \mathcal{M}^{-1}(\hat{x}^{(1)}) \oplus \mathcal{M}^{-1}(\hat{x}^{(2)})$$

  3. Xác lập các mệnh đề lý thuyết về cấu hình nút biến đổi:

  • Mệnh đề 1 (Proposition 1): Sự lan truyền lỗi trong cây tìm kiếm giải mã cầu tỷ lệ thuận với độ nhạy cảm của các phần tử đường chéo $R_{ii}$ trong ma trận tam giác trên $R$. Việc tăng hệ số nút $K$ tại các tầng có $R_{ii}$ nhỏ và giảm $K$ tại các tầng có $R_{ii}$ lớn sẽ tối ưu hóa biên độ lỗi tổng thể của hệ thống.
  • Mệnh đề 2 (Proposition 2): Tỷ lệ lỗi sắp xếp (Sorting Error Rate - SER) của cơ chế Sắp xếp cục bộ (Local Sorting - LS) tiệm cận với Sắp xếp toàn cục (Global Sorting - GS) khi số nút giữ lại tại mỗi nhánh con đáp ứng phân bố xác suất của tập ứng viên tối ưu, cho phép thay thế GS bằng LS để triệt tiêu tắc nghẽn logic so sánh trong phần cứng.
                  [Véc-tơ thu y, Ma trận kênh truyền H]
                [Phân rã giá trị thực: RVD chuyển sang Thực]
              [Phân tích ma trận: QRD -> Thu được ma trận R]
       [Cây tìm kiếm đa tầng với Khoảng cách Euclid từng phần: PED]
[Thuật toán EHSD (Điểm-Điểm)]                     [Thuật toán V-KBD (Chuyển tiếp TWRC)]
- Sắp xếp cục bộ (Local Sorting)                  - Vector cấu hình K biến đổi linh hoạt
- Chọn lọc nút theo CDF 99,999%                   - Khối giải mã PNC & Tổng hợp XOR
                 [Thực thi Phần cứng RTL trên FPGA]
                 (Thông lượng cố định, Pipeline sâu)

Khung phân tích độc đáo

Khung phân tích của luận án tích hợp liên ngành giữa ba trụ cột: Lý thuyết xử lý tín hiệu không gian MIMO, Lý thuyết Mã hóa mạng lớp vật lý PNC, và Lý thuyết Kiến trúc máy tính vi mạch tích hợp khả trình. Điểm độc đáo nằm ở việc sử dụng thống kê định lượng để "đóng băng" độ phức tạp tính toán: thay vì cắt tỉa ngẫu nhiên theo bán kính siêu cầu, khung phân tích sử dụng Vector cấu hình nút (Configuration Vector - CV) được tối ưu hóa trước để điều phối luồng xử lý dữ liệu song song đa tầng.

Điều kiện biên (Boundary Conditions) của nghiên cứu được xác định rõ:

  • Kênh truyền pha-đinh Rayleigh giả tĩnh (quasi-static flat fading), các hệ số truyền dẫn không đổi trong suốt một khung truyền tin.
  • Thông tin trạng thái kênh truyền (CSI) được ước lượng hoàn hảo tại các máy thu và trạm chuyển tiếp.
  • Các nút nguồn đồng bộ hoàn toàn về tần số sóng mang và thời gian ký hiệu khi phát tới trạm chuyển tiếp trong pha đa truy nhập (Multiple Access Phase - MAC).

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Luận án áp dụng lập trường nhận thức luận Thực chứng (Positivism) kết hợp Hiện thực phê phán (Critical Realism). Tiến trình nghiên cứu được thiết kế chặt chẽ qua 3 giai đoạn mang tính kế thừa logic:

[Giai đoạn 1: Toán học Giải tích & Khảo sát Thống kê]
- Phân tích cây tìm kiếm SD trên trường số thực (RVD)
- Khảo sát Monte Carlo 1.000 lần phân bố điểm nút (Kỳ vọng, Phương sai, CDF 99,999%)
[Giai đoạn 2: Đề xuất Thuật toán Cải tiến (MATLAB)]
- Phát triển thuật toán EHSD cho MIMO điểm-điểm 4x4, 6x6, 8x8 16-QAM
- Phát triển thuật toán V-KBD cho MIMO TWRC-PNC
- Khảo sát và tối ưu hóa phẩm chất BER so sánh với ML, SD, FSD, ZF, MMSE
[Giai đoạn 3: Thiết kế & Hiện thực hóa Phần cứng (Xilinx Vivado)]
- Mô tả phần cứng mức thanh ghi RTL (VHDL) cấu trúc Pipeline sâu
- Thiết kế các khối chức năng chuyên biệt: LPB, NSB, XOR-PNC
- Tổng hợp (Synthesis), Đặt vị trí và Đi dây (Place & Route), Kiểm tra chức năng FPGA

Quy trình nghiên cứu rigorous

  1. Giao thức khảo sát phân bố thống kê: Thu thập dữ liệu phân bố nút bằng cách khởi tạo ngẫu nhiên ma trận kênh truyền $H \sim \mathcal{CN}(0, I)$ và vector nhiễu trắng Gauss $n \sim \mathcal{CN}(0, \sigma^2 I)$ với quy mô $1.000$ mẫu độc lập tại mỗi giá trị SNR từ $0$ đến $25$ dB. Dữ liệu số lượng nút tại từng mức được phân tích thống kê để trích xuất hàm mật độ xác suất (PDF) và hàm phân bố tích lũy (CDF).
  2. Quy trình tối ưu hóa bộ sắp xếp (Sorting Strategy): So sánh định lượng giữa Sắp xếp toàn cục (Global Sorting - GS) và Sắp xếp cục bộ (Local Sorting - LS) trên không gian điều chế 16-QAM ($S_r = {-3, -1, 1, 3}$). Kết quả thực nghiệm chứng minh cơ chế LS lựa chọn $4$ nút cục bộ tốt nhất tại mỗi nhánh mang lại tỷ lệ lỗi tương đương GS nhưng giảm thiểu triệt để số lượng bộ so sánh phần cứng (CSW - Compare and Swap Units).
  3. Độ tin cậy và tính nhất quán (Triangulation): Kết quả nghiên cứu được đối chiếu chéo (cross-validation) giữa mô hình mô phỏng số học dấu phẩy động (Floating-point) trên MATLAB và mô phỏng chính xác mức chu kỳ xung nhịp (Cycle-accurate fixed-point simulation) trên công cụ Xilinx Vivado ISim/ModelSim.

Data và phân tích

Toàn bộ hệ thống thực nghiệm được chuẩn hóa với các thông số kỹ thuật chi tiết:

  • Cấu hình mô phỏng thuật toán: Phần mềm MATLAB R2020b/R2022a; ma trận kênh kích thước $4 \times 4, 6 \times 6, 8 \times 8$; điều chế 16-QAM; số lần lặp Monte Carlo: $N = 1.000$ khung truyền.
  • Nền tảng thực thi phần cứng: Công cụ Xilinx Vivado Design Suite; ngôn ngữ VHDL chuẩn IEEE 1076; mục tiêu vi mạch FPGA Xilinx Virtex-7 / Kintex-7.
  • Các tham số kiểm tra tính vững (Robustness & Hardware Metrics): Tỷ lệ sử dụng tài nguyên Look-Up Tables (LUT), thanh ghi Flip-Flops (FF), bộ nhân số DSP48E, bộ đệm đồng hồ toàn cục (BUFG), tần số xung nhịp tối đa ($F_{max}$ tính bằng MHz) và Thông lượng dữ liệu thực tế: $$\text{Throughput} = \frac{N_{bits_per_symbol} \times F_{max}}{\text{Clock_Cycles_per_Output}} \text{ (Mbps)}$$

Phát hiện đột phá và implications

Những phát hiện then chốt

  1. Quy luật phân bố điểm nút phi đối xứng và ngưỡng chặn CDF 99,999%: Nghiên cứu đã phát hiện ra rằng số lượng nút hợp lệ trong cây tìm kiếm giải mã cầu không phân bố đều mà tập trung biến động cực đại tại các tầng trung gian. Cụ thể, "Số điểm nút tại các mức tính toán nhạy cảm nhất cho các hệ thống MIMO 4 × 4, 6 × 6, 8 × 8 được đưa ra từ CDF bao phủ 99, 999% số điểm nút tìm kiếm trong hình cầu" cung cấp cơ sở chính xác để cố định số lượng nút giữ lại:
    • Với hệ thống $4 \times 4$ 16-QAM (cây thực 8 tầng), số nút tối ưu tương ứng qua các tầng được xác định theo cấu hình: $[1, 4, 4, 4, 4, 4, 4, 1]$.
    • Việc khống chế số nút theo ngưỡng xác suất 99,999% này giúp triệt tiêu 100% hiện tượng trôi trễ (jitter) tính toán mà không gây suy biến phẩm chất tách sóng.
+---------------+---------------------+--------------------+--------------------+
| Thuật toán    | Phẩm chất BER       | Độ phức tạp tính   | Tính tương thích   |
| & Kiến trúc   | (So với ML tại 10^-3)| toán (Số phép tính)| FPGA / ASIC        |
+---------------+---------------------+--------------------+--------------------+
| ZF / MMSE     | Kém (Lệch > 10 dB)  | Cực thấp O(N^3)    | Dễ (Chỉ BPSK 2x2)  |
| ML            | Tối ưu chuẩn        | Bùng nổ O(M^NT)    | Bất khả thi        |
| DFS-SD        | Tiệm cận ML (<0.1dB)| Biến thiên ngẫu    | Kém (Trễ bất định, |
|               |                     | nhiên theo nhiễu   | khó pipeline)      |
| FSD           | Kém hơn SD 1-2 dB   | Cố định            | Tốt (Song song)    |
| EHSD (Đề xuất)| Tiệm cận ML (<0.2dB)| Cố định, giảm sâu  | Rất cao (Tối ưu    |
|               |                     | so với SD          | tài nguyên LUT/FF) |
| V-KBD(Đề xuất)| Tiệm cận ML (<0.5dB)| Giảm 3 đến 40 lần  | Xuất sắc (Pipeline |
| (TWRC-PNC)    | (Vượt trội ZF/MMSE) | so với SD cổ điển  | thông lượng cao)   |
+---------------+---------------------+--------------------+--------------------+

  1. Hiệu năng đột phá của thuật toán EHSD tại máy thu điểm-điểm: Kết quả mô phỏng trên MATLAB và thực thi FPGA chứng minh đường cong BER của EHSD hoàn toàn áp sát đường cong BER của thuật toán tối ưu toàn cục ML và SD nguyên bản (chênh lệch dưới $0,2$ dB tại mức BER $10^{-3}$), vượt trội hoàn toàn so với các bộ tách tuyến tính ZF và MMSE.

  2. Thuật toán V-KBD giải quyết bài toán chuyển tiếp hai chiều PNC bậc cao: Đối với trạm chuyển tiếp MIMO hai chiều TWRC sử dụng 16-QAM, thuật toán V-KBD đã phá vỡ thế bế tắc của các giải pháp trước đây. Đường cong BER của V-KBD cải thiện từ $10$ đến $15$ dB so với thuật toán MMSE-PNC tại $BER = 10^{-3}$. Đặc biệt, "khối V-KBD có độ phức tạp tính toán thấp hơn thuật toán SD từ 3 → 40 lần tùy thuộc vào cấu hình lựa chọn và yêu cầu chất lượng hệ thống mong muốn".

  3. Hiện thực hóa thành công trên phần cứng vi mạch FPGA:

    • Kiến trúc phần cứng EHSD đề xuất (gồm Khối xử lý lớp cơ sở LPB và Khối lựa chọn điểm nút hợp lệ NSB) hoạt động ổn định trên phần cứng với thông lượng cố định hàng trăm Mbps.
    • Sai lệch hiệu năng BER giữa mô phỏng phần cứng trên FPGA (dấu phẩy tĩnh) so với mô phỏng giải tích MATLAB (dấu phẩy động) là hoàn toàn không đáng kể, khẳng định độ chính xác thiết kế vi mạch đạt mức tối ưu.
                    [Đầu vào: Tín hiệu số thực RVD y, Ma trận R]

Implications đa chiều

  • Về mặt học thuật và phương pháp luận: Mở ra phương pháp luận chuẩn mực trong việc thiết kế các thuật toán viễn thông phức tạp định hướng phần cứng: xuất phát từ phân tích thống kê ngẫu nhiên để xác lập các giới hạn xác suất $\to$ chuyển đổi sang miền số thực RVD $\to$ cố định hóa luồng dữ liệu $\to$ tối ưu hóa kiến trúc thanh ghi RTL.
  • Về mặt công nghệ và công nghiệp bán dẫn: Cung cấp thiết kế lõi IP Core (Intellectual Property Core) hoàn chỉnh, sẵn sàng tích hợp trực tiếp vào các dòng vi mạch SoC chuyên dụng trong các trạm gốc 5G Small Cell, Massive MIMO, và các trạm lặp chuyển tiếp không người lái (Relay Drones / HAPS).
  • Về an ninh quốc phòng và chính sách: Làm chủ công nghệ lõi xử lý tín hiệu băng rộng, phục vụ đắc lực cho các hệ thống thông tin quân sự dã chiến, thông tin tác chiến điện tử đòi hỏi độ trễ cực thấp, tính bảo mật cao và hoàn toàn độc lập tự chủ về giải pháp công nghệ vi mạch.

Limitations và Future Research

Nhằm đảm bảo tính khách quan và chuẩn mực học thuật, luận án chỉ rõ các giới hạn nội tại:

  1. Giả định đồng bộ lý tưởng: Mô hình PNC của luận án giả định sự đồng bộ pha và thời gian hoàn hảo giữa hai nút phát đến trạm chuyển tiếp; trong môi trường di động thực tế với hiệu ứng Doppler lớn, độ lệch tần số sóng mang (Carrier Frequency Offset - CFO) có thể làm giảm hiệu năng tách sóng.
  2. Kênh truyền không đổi trong khối (Block Flat Fading): Nghiên cứu tập trung vào kênh chọn lọc không gian nhưng phẳng về tần số. Chưa mở rộng trực tiếp cho các kênh pha-đinh chọn lọc tần số cao đòi hỏi kỹ thuật ghép kênh phân chia theo tần số trực giao (MIMO-OFDM).
  3. Giới hạn kiểm chứng vi mạch: Các kiến trúc đề xuất mới được kiểm chứng mô phỏng toàn diện trên phần mềm và tổng hợp trên các dòng FPGA thương mại (Xilinx), chưa tiến hành chế tạo thử nghiệm vi mạch chuyên dụng ASIC vật lý (tape-out).

Chương trình nghiên cứu tiếp nối (Future Research Agenda):

  • Mở rộng thuật toán V-KBD kết hợp kỹ thuật cân bằng miền tần số cho hệ thống MIMO-OFDM hai chiều băng rộng.
  • Tích hợp các thuật toán giải mã mềm (Soft-output Sphere Decoding) sinh tỉ số hợp lệ LLR liên kết với các bộ giải mã kênh tiên tiến như mã kiểm tra chẵn lẻ mật độ thấp (LDPC) và mã Polar trong tiêu chuẩn 5G NR/6G.
  • Nghiên cứu ứng dụng mạng nơ-ron học máy sâu (Deep Learning / Meta-Learning) siêu nhẹ ngay trên phần cứng để tự động tinh chỉnh vector cấu hình $K$ theo thời gian thực dựa trên sự biến đổi SNR tức thời của môi trường.

Tác động và ảnh hưởng

  • Tác động học thuật quốc tế: Công trình cung cấp giải pháp đột phá cho bài toán tách tín hiệu PNC bậc cao, được công bố trên các tạp chí khoa học uy tín, mở ra hướng trích dẫn tiềm năng lớn trong cộng đồng nghiên cứu xử lý tín hiệu viễn thông và thiết kế vi mạch FPGA/VLSI toàn cầu.
  • Chuyển đổi công nghiệp viễn thông: Giúp các doanh nghiệp R&D viễn thông trong nước tối ưu hóa chi phí sản xuất thiết bị trạm lặp chuyển tiếp 5G, tăng cường thông lượng truyền dẫn từ 33% đến 100% mà không cần bổ sung băng tần phát sóng đắt đỏ.
  • Hiện đại hóa quốc phòng - an ninh: Đóng góp trực tiếp vào mục tiêu hiện đại hóa trang bị thông tin liên lạc quân sự của Quân đội nhân dân Việt Nam, phục vụ xây dựng mạng truyền dẫn chiến thuật đa nút tốc độ cao, khả năng kháng nhiễu và bảo mật vượt bậc.

Đối tượng hưởng lợi

  • Nghiên cứu sinh và Giảng viên ngành Kỹ thuật Điện tử - Viễn thông: Tiếp cận phương pháp luận nghiên cứu kết hợp giữa toán học thống kê, lý thuyết truyền thông vô tuyến và kỹ thuật thiết kế phần cứng vi mạch số chuẩn mực.
  • Kỹ sư R&D thiết kế phần cứng và nhúng (FPGA/ASIC Engineers): Thừa hưởng trực tiếp kiến trúc RTL của các khối chức năng LPB, NSB, và bộ tổng hợp PNC với cấu trúc đường ống sâu, tối ưu hóa diện tích phần cứng và tiêu thụ năng lượng.
  • Các nhà khai thác mạng di động và Cơ quan quản lý tần số: Sở hữu giải pháp công nghệ nâng cao hiệu quả phổ vô tuyến, mở rộng vùng phủ sóng 5G/6G đến các vùng sâu, vùng xa, hải đảo với chi phí đầu tư hạ tầng tối thiểu.

Câu hỏi chuyên sâu

1. Đâu là đóng góp lý thuyết độc đáo nhất của luận án và lý thuyết nào đã được mở rộng?

Đóng góp lý thuyết độc đáo nhất là việc xây dựng mô hình phân tích thống kê số lượng điểm nút hợp lệ trên cây tìm kiếm giải mã cầu dựa trên hàm phân bố tích lũy CDF đạt ngưỡng bao phủ $99,999%$. Luận án đã mở rộng Lý thuyết Giải mã Cầu cổ điển (Sphere Decoding Theory của Hassibi & Vikalo) từ trạng thái bán kính co giãn ngẫu nhiên sang trạng thái cố định hóa cấu hình tìm kiếm dựa trên xác suất; đồng thời mở rộng Lý thuyết Mã hóa mạng lớp vật lý (PNC của Zhang et al.) từ điều chế nhị phân BPSK $2 \times 2$ lên không gian chòm sao đa chiều 16-QAM $4 \times 4, 6 \times 6, 8 \times 8$ thông qua phân rã số thực RVD.

2. Điểm đột phá về phương pháp luận nghiên cứu khi so sánh với ít nhất 2 công trình quốc tế tiêu biểu là gì?

So với công trình FSD của Barbero & Thompson (2008) (cố định độ phức tạp nhưng suy giảm BER do cắt tỉa nhánh non nớt) và công trình K-Best của Guo & Nilsson (2006) (áp dụng hệ số $K$ đồng nhất gây lãng phí tài nguyên), luận án tạo đột phá phương pháp luận bằng cách:

  • Áp dụng Vector cấu hình nút biến đổi $K = [K_1, K_2, \dots, K_{2N}]$ thích ứng chính xác theo độ nhạy lỗi từng tầng của ma trận $R$.
  • Sử dụng chiến lược Sắp xếp cục bộ (Local Sorting) kết hợp chọn lọc thông minh thay cho Sắp xếp toàn cục, giúp kiến trúc phần cứng đạt thông lượng xử lý cố định với diện tích phần cứng nhỏ hơn từ 30% đến 50%.

3. Phát hiện thực nghiệm nào mang tính bất ngờ và có ý nghĩa kỹ thuật then chốt nhất từ dữ liệu nghiên cứu?

Phát hiện thực nghiệm mang tính then chốt nhất là: việc giới hạn số lượng nút hợp lệ theo chặn trên CDF 99,999% kết hợp sắp xếp cục bộ tại mức nhạy cảm cao nhất không những không làm suy giảm hệ số phẩm chất mà còn giúp đường cong BER của thuật toán V-KBD tiệm cận sát đường cong tối ưu ML (sai lệch dưới $0,5$ dB), trong khi cắt giảm độ phức tạp tính toán thực tế từ 3 đến 40 lần so với giải mã cầu SD kinh điển.

4. Quy trình tái lập thực nghiệm (Replication Protocol) có được cung cấp đầy đủ và khả thi không?

Quy trình tái lập thực nghiệm được cung cấp hoàn chỉnh và minh bạch:

  • Các bước phân tích toán học giải tích từ biến đổi RVD, QRD đến hàm đệ quy tính khoảng cách PED.
  • Tham số khởi tạo Monte Carlo ($1.000$ khung, phân phối Gauss phức, SNR $0 - 25$ dB) trên MATLAB.
  • Sơ đồ khối kiến trúc phần cứng chi tiết mức RTL (các khối LPB, NSB, CSW, thanh ghi đệm, mạch XOR) được mô tả chuẩn hóa bằng VHDL, có thể biên dịch và kiểm chứng trực tiếp trên công cụ Xilinx Vivado với bất kỳ dòng chip FPGA nào thuộc họ 7-Series hoặc UltraScale.

5. Định hướng lộ trình nghiên cứu 10 năm (10-year Research Agenda) được vạch ra như thế nào?

Lộ trình 10 năm được xác lập qua ba giai đoạn chiến lược:

  • Giai đoạn 1 (1 - 3 năm): Mở rộng tích hợp giải mã mềm Soft-output (LLR) với mã kênh LDPC/Polar cho chuẩn 5G Advanced / 6G.
  • Giai đoạn 2 (3 - 6 năm): Hiện thực hóa cấu trúc vi mạch hỗn hợp, thiết kế và chế tạo chip ASIC chuyên dụng trên tiến trình bán dẫn tiên tiến (FinFET 7nm/5nm) cho trạm chuyển tiếp Massive MIMO quy mô hàng trăm anten.
  • Giai đoạn 3 (6 - 10 năm): Tích hợp Trí tuệ nhân tạo biên (Edge AI / TinyML) trực tiếp vào kiến trúc phần cứng để thích ứng tự động với các mô hình kênh truyền phi tuyến và môi trường thông tin vệ tinh tầm thấp (LEO Satellite Networks).

Kết luận

Luận án tiến sĩ kỹ thuật của NCS Nguyễn Minh Thường đã giải quyết trọn vẹn bài toán then chốt về tách và xử lý tín hiệu định hướng phần cứng cho hệ thống chuyển tiếp vô tuyến MIMO hai chiều, cô đọng qua 5 đóng góp học thuật và thực tiễn nổi bật:

  1. Thiết lập mô hình phân tích định lượng độ phức tạp của thuật toán giải mã cầu dựa trên hàm phân bố tích lũy CDF 99,999% số lượng điểm nút hợp lệ trên cây tìm kiếm trong miền số thực RVD.
  2. Đề xuất thuật toán giải mã cầu lai nâng cao (EHSD) cho máy thu MIMO điểm-điểm, đạt phẩm chất BER tiệm cận tuyệt đối với giải mã tối ưu ML với độ trễ xử lý cố định.
  3. Đề xuất thuật toán tách K-Best với hệ số K biến đổi (V-KBD) tích hợp kỹ thuật mã hóa mạng lớp vật lý PNC cho trạm chuyển tiếp MIMO hai chiều, giảm độ phức tạp tính toán từ 3 đến 40 lần so với SD cổ điển và vượt trội hoàn toàn so với các phương pháp tuyến tính ZF/MMSE.
  4. Thiết kế và tối ưu hóa thành công 02 kiến trúc phần cứng chuyên dụng trên FPGA (kiến trúc EHSD và V-KBD) với cấu trúc đường ống sâu, thông lượng cao, tiêu tốn ít tài nguyên phần cứng, chứng minh tính khả thi tuyệt đối trên vi mạch số thực thời.
  5. Định hình bước tiến mô thức (Paradigm Shift) trong việc kết hợp xử lý tín hiệu toán học giải tích với kỹ thuật vi mạch bán dẫn, chuyển dịch từ các thuật toán phần mềm lý thuyết sang các lõi IP phần cứng thương mại hóa.

Công trình không chỉ mở ra 3 hướng nghiên cứu khoa học chuyên sâu mới (MIMO-OFDM PNC, Massive MIMO Soft-Decoding, Edge AI Chipset) mà còn khẳng định tầm vóc học thuật quốc tế, đóng góp giá trị thực tiễn đo lường được vào công cuộc phát triển hạ tầng mạng viễn thông thế hệ mới và củng cố vững chắc tiềm lực khoa học công nghệ quân sự quốc gia.