Kỹ thuật cho Radio Nhận Thức Đa Tiêu Chuẩn trên FPGA

Luận án tiến sĩ về kỹ thuật radio nhận thức đa tiêu chuẩn trên FPGA. Nghiên cứu thiết kế, đồng bộ hóa, hiệu quả phổ tần cho hệ thống radio linh hoạt.

• Tác giả: Pham Hung Thinh
• Người hướng dẫn: Prof. Suhaib Fahmy
• Trường học: Nanyang Technological University
• Chuyên ngành: Computer Engineering
• Đề tài: Techniques for Multi-Standard Cognitive Radios on FPGAs
• Loại tài liệu: Thesis
• Năm xuất bản: 2015
• Địa điểm: Singapore

Tóm tắt

I. Tổng Quan Kỹ Thuật Radio Nhận Thức Đa Tiêu Chuẩn trên FPGA

Truyền dẫn không dây đóng vai trò then chốt trong cuộc sống hiện đại, thúc đẩy sự tăng trưởng vượt bậc về kết nối. Số lượng người dùng và thiết bị kết nối tăng nhanh, cùng với nhu cầu về băng thông lớn, đòi hỏi những tiến bộ vượt bậc trong công nghệ truyền thông không dây. Cách tiếp cận truyền thống là sử dụng các tiêu chuẩn cố định cho các dải tần số cố định đang dần nhường chỗ cho cách tiếp cận linh hoạt hơn. Các nghiên cứu cho thấy nhiều băng tần được cấp phép ít được sử dụng theo thời gian và tần số. Để nâng cao hiệu quả sử dụng phổ tần, khái niệm về việc người dùng không được cấp phép tạm thời sử dụng lại phổ tần không sử dụng trong các băng tần được cấp phép đang được nghiên cứu, được gọi là dynamic spectrum access (DSA). Kỹ thuật Radio nhận thức (Cognitive Radio - CR) có khả năng thích ứng các thông số để tối ưu hóa hiệu suất dựa trên tương tác với môi trường, đồng thời thực hiện DSA. CR có thể điều chỉnh các thông số như công suất phát, tốc độ mã hóa, kích thước khung, băng thông và tần số trung tâm trong thời gian thực để đạt được hiệu suất phù hợp trong một môi trường thay đổi. Nền tảng radio cũng cần được cấu hình lại để hỗ trợ nhiều tiêu chuẩn như WiFi, WiMAX, GSM, WCDMA và các lược đồ truy cập khác.

1.1. Giới thiệu về Cognitive Radio và Dynamic Spectrum Access

Cognitive Radio (CR) là một nút mạng có khả năng thích nghi các thông số để tối ưu hóa hiệu suất dựa trên tương tác với môi trường, cũng như thực hiện Dynamic Spectrum Access (DSA). CR có thể thay đổi các thông số như công suất phát, tốc độ mã hóa, kích thước khung, băng thông và tần số trung tâm, để đạt được hiệu suất tối ưu trong môi trường biến đổi. DSA cho phép sử dụng hiệu quả hơn phổ tần bằng cách cho phép người dùng không được cấp phép sử dụng các băng tần được cấp phép khi chúng không được sử dụng.

1.2. Vai trò của FPGA trong triển khai Radio Nhận thức Đa Tiêu Chuẩn

FPGA (Field-Programmable Gate Array) là một nền tảng lý tưởng để xây dựng các hệ thống Radio nhận thức. FPGA cho phép xây dựng các đường dẫn dữ liệu phần cứng tùy chỉnh cho nhiều ứng dụng khác nhau. Bằng cách khai thác tính song song vốn có trong nhiều thuật toán, có thể phát triển các triển khai nhanh hơn đáng kể so với phần mềm tương đương chạy trên bộ xử lý đa năng. Theo tài liệu tham khảo, nhiều nhóm nghiên cứu về radio đã sử dụng FPGA trong nền tảng của họ, khẳng định vai trò quan trọng của FPGA trong lĩnh vực này.

II. Thách Thức Đồng Bộ và Hiệu Quả Phổ Tần trong Radio Nhận Thức

Việc triển khai Radio nhận thức đa tiêu chuẩn (MSCRs) trong thực tế đòi hỏi một nền tảng công nghệ có đủ tính linh hoạt, thông lượng tính toán cao và hiệu quả năng lượng. Hầu hết các CR thực tế được xây dựng bằng cách sử dụng các bộ xử lý đa năng mạnh mẽ để đạt được tính linh hoạt thông qua phần mềm, nhưng thường không đạt được thông lượng tính toán cần thiết và tiêu thụ năng lượng cao. Kiến trúc Multi-processor Systems-on-chip (MPSoC) có thể đáp ứng những yêu cầu này. Tuy nhiên, đồng bộ hóa và tối ưu hóa hiệu quả phổ tần vẫn là những thách thức lớn. Nghiên cứu của Pham Hung Thinh chỉ ra rằng việc đồng bộ hóa chính xác và quản lý rò rỉ phổ tần là rất quan trọng để đạt được hiệu quả phổ tần cao hơn trong môi trường phổ tần động.

2.1. Vấn đề đồng bộ hóa trong Radio Nhận Thức trên FPGA

Đồng bộ hóa chính xác là rất quan trọng để đảm bảo hiệu suất của hệ thống Radio nhận thức. Các lỗi đồng bộ có thể dẫn đến suy giảm hiệu suất nghiêm trọng. Nghiên cứu cần tập trung vào việc phát triển các phương pháp đồng bộ hóa mạnh mẽ, ít nhạy cảm với các hiệu ứng kênh và không chính xác của các thành phần RF. Đồng bộ Radio nhận thức hiệu quả trên FPGA là một bài toán phức tạp, đòi hỏi các thuật toán tiên tiến và kiến trúc phần cứng tối ưu.

2.2. Hạn chế về Hiệu Quả Phổ Tần và Rò Rỉ Phổ Tần

Hiệu quả phổ tần là một thước đo quan trọng về hiệu suất của một hệ thống radio. Rò rỉ phổ tần có thể làm giảm hiệu quả phổ tần và gây nhiễu cho các người dùng khác. Cần có các kỹ thuật để giảm thiểu rò rỉ phổ tần và tối ưu hóa hiệu quả phổ tần. Quản lý rò rỉ ngoài băng tần để cho phép sử dụng phổ tần hiệu quả hơn trong cài đặt phân bổ phổ tần động là một vấn đề quan trọng.

2.3. Yêu cầu về hiệu năng và tiêu thụ năng lượng của Radio Nhận Thức

Bên cạnh hiệu quả phổ tần và đồng bộ, mức tiêu thụ năng lượng và hiệu năng cũng là những yếu tố quan trọng trong thiết kế Radio nhận thức trên FPGA. Hệ thống cần phải có khả năng xử lý tín hiệu thời gian thực với độ trễ thấp và thông lượng cao, đồng thời tiêu thụ ít năng lượng nhất có thể. Các ràng buộc này đòi hỏi sự cân bằng cẩn thận giữa hiệu suất và mức tiêu thụ năng lượng.

III. Cách Thiết Kế Radio Nhận Thức Đa Tiêu Chuẩn OFDM trên FPGA

Nghiên cứu này khám phá các kỹ thuật để kích hoạt thiết kế Radio nhận thức trên FPGA. Chúng tôi chứng minh sức mạnh của FPGA trong việc cung cấp nền tảng băng tần gốc thông lượng cao, công suất thấp và phát triển chuỗi băng tần gốc Orthogonal Frequency Division Multiplexing (OFDM) linh hoạt với khả năng kiểm soát cấp cao và hỗ trợ nhiều tiêu chuẩn. OFDM thường được áp dụng để triển khai CR và là ứng cử viên hàng đầu cho DSA, nơi radio được yêu cầu nhận biết về phổ tần và có thể truy cập động vào các phần phổ tần nhàn rỗi. Phạm vi của luận án này chỉ bao gồm việc thiết kế, tối ưu hóa và đặc trưng hóa các triển khai phần cứng đang hoạt động của các mô-đun cần thiết, tập trung vào tính linh hoạt và công suất thấp.

3.1. Kiến trúc OFDM cho Radio Nhận Thức Ưu điểm và Hạn chế

Orthogonal Frequency Division Multiplexing (OFDM) thường được áp dụng để triển khai CR và là ứng cử viên hàng đầu cho DSA, nơi radio được yêu cầu nhận biết về phổ tần và có thể truy cập động vào các phần phổ tần nhàn rỗi. Đó là một kỹ thuật điều chế đa sóng mang (MCM) hiệu quả, cung cấp khả năng chống lại các kênh chọn lọc tần số và khả năng DSA dựa trên tập hợp phổ tần, trong đó người dùng không được cấp phép có thể tạm thời truy cập tài nguyên phổ tần trong thời gian nhàn rỗi của người dùng được cấp phép. Tuy nhiên, OFDM có một số hạn chế, chẳng hạn như độ nhạy với các lỗi đồng bộ hóa.

3.2. Các Khối Chức Năng Chính trong Thiết Kế OFDM trên FPGA

Một hệ thống OFDM bao gồm nhiều khối chức năng chính, bao gồm: điều chế, giải điều chế, ước tính kênh và cân bằng kênh, đồng bộ hóa tần số và thời gian. Mỗi khối chức năng này cần được thiết kế và tối ưu hóa cẩn thận để đạt được hiệu suất cao và mức tiêu thụ năng lượng thấp trên FPGA. Các thiết kế FPGA cần tối ưu hóa hiệu quả các tài nguyên phần cứng để thực hiện các chức năng xử lý tín hiệu số cần thiết.

3.3. Sử dụng Verilog VHDL để mô tả phần cứng trong Radio Nhận Thức

Verilog/VHDL là những ngôn ngữ mô tả phần cứng (HDL) phổ biến được sử dụng để thiết kế các hệ thống kỹ thuật số trên FPGA. Verilog/VHDL cho phép các nhà thiết kế mô tả kiến trúc phần cứng của hệ thống Radio nhận thức ở mức trừu tượng cao, giúp đơn giản hóa quá trình thiết kế và giảm thời gian phát triển. Việc sử dụng các công cụ thiết kế hỗ trợ Verilog/VHDL là rất quan trọng để triển khai thành công Radio nhận thức trên FPGA.

IV. Phương Pháp Đồng Bộ Tần Số và Thời Gian Hiệu Quả trên FPGA

Luận án trình bày những đóng góp trong đồng bộ OFDM để cho phép radio mạnh mẽ hơn trong các kênh khắc nghiệt hơn và dung sai các thành phần RF ít chính xác hơn. Nghiên cứu của Pham Hung Thinh đề xuất một phương pháp ước tính bù tần số phân đoạn (fractional CFO) và đồng bộ hóa mới. Phương pháp này cải thiện hiệu suất đồng bộ hóa trong các kênh AWGN và fading. Bên cạnh đó, tài liệu còn nghiên cứu tác động của việc giảm độ chính xác trong quá trình triển khai FPGA và đưa ra các giải pháp để giảm thiểu ảnh hưởng của nó.

4.1. Ước Tính Bù Tần Số Phân Đoạn Fractional CFO và Bù Tần Số Nguyên IFO

Ước tính bù tần số (CFO) là một bước quan trọng trong quá trình đồng bộ hóa OFDM. CFO có thể được chia thành hai thành phần: bù tần số nguyên (IFO) và bù tần số phân đoạn (fractional CFO). Các phương pháp ước tính IFO và fractional CFO khác nhau đã được phát triển, mỗi phương pháp có ưu điểm và nhược điểm riêng. Cần phải lựa chọn phương pháp phù hợp dựa trên các yêu cầu cụ thể của hệ thống.

4.2. Kỹ Thuật Đồng Bộ Hóa Tinh Chỉnh Fine STO và Đồng Bộ Hóa Thô Coarse STO

Đồng bộ hóa ký hiệu (STO) là một bước quan trọng khác trong quá trình đồng bộ hóa OFDM. STO có thể được ước tính bằng các kỹ thuật đồng bộ hóa thô và tinh chỉnh. Đồng bộ hóa thô (Coarse STO) được sử dụng để ước tính STO ban đầu, trong khi đồng bộ hóa tinh chỉnh (Fine STO) được sử dụng để cải thiện độ chính xác của ước tính STO.

4.3. Ảnh hưởng của Kênh Truyền Dẫn và Độ Chính Xác Phần Cứng đến Đồng Bộ Hóa

Hiệu suất đồng bộ hóa OFDM có thể bị ảnh hưởng bởi các hiệu ứng kênh truyền dẫn, chẳng hạn như nhiễu và fading. Ngoài ra, độ chính xác của các thành phần phần cứng, chẳng hạn như bộ dao động, cũng có thể ảnh hưởng đến hiệu suất đồng bộ hóa. Cần có các kỹ thuật đồng bộ hóa mạnh mẽ, ít nhạy cảm với các hiệu ứng kênh và không chính xác của các thành phần phần cứng.

V. Cách Tối Ưu Hiệu Quả Phổ Tần trong Radio Nhận Thức OFDM trên FPGA

Luận án trình bày một kỹ thuật mới để quản lý rò rỉ ngoài băng tần nhằm cho phép sử dụng phổ tần hiệu quả hơn trong cài đặt phân bổ phổ tần động. Nghiên cứu của Pham Hung Thinh đề xuất một phương pháp lọc rò rỉ phổ tần (spectral leakage filtering) mới và một kiến trúc CR filtering mới. Phương pháp này có thể giảm rò rỉ phổ tần và cải thiện hiệu quả phổ tần. Kết quả cho thấy rằng các phương pháp được đề xuất có thể giảm rò rỉ phổ tần đáng kể trong khi vẫn duy trì hiệu suất mong muốn.

5.1. Kỹ Thuật Lọc Rò Rỉ Phổ Tần Thích Ứng Adaptive Spectral Leakage Filtering

Kỹ thuật lọc rò rỉ phổ tần thích ứng được sử dụng để giảm thiểu rò rỉ phổ tần và tối ưu hóa hiệu quả phổ tần. Kỹ thuật này điều chỉnh các tham số của bộ lọc dựa trên điều kiện kênh hiện tại và yêu cầu phổ tần. Bằng cách sử dụng kỹ thuật lọc rò rỉ phổ tần thích ứng, có thể giảm đáng kể rò rỉ phổ tần đồng thời vẫn duy trì chất lượng tín hiệu mong muốn.

5.2. Kiến Trúc CR Filtering Mới cho Radio Nhận Thức trên FPGA

Để triển khai kỹ thuật lọc rò rỉ phổ tần thích ứng trên FPGA, một kiến trúc CR filtering mới được đề xuất. Kiến trúc này được thiết kế để có hiệu quả về tài nguyên và cho phép cấu hình lại linh hoạt để hỗ trợ các tiêu chuẩn và yêu cầu phổ tần khác nhau. CR filtering đóng vai trò quan trọng trong việc đảm bảo hiệu quả phổ tần và tránh can nhiễu cho các hệ thống khác.

5.3. Đánh giá hiệu quả của các phương pháp tối ưu hóa hiệu quả phổ tần

Việc đánh giá hiệu quả của các phương pháp tối ưu hóa hiệu quả phổ tần là rất quan trọng để đảm bảo rằng chúng đáp ứng các yêu cầu mong muốn. Các số liệu đánh giá hiệu quả phổ biến bao gồm: hiệu quả phổ tần, tỷ lệ lỗi bit (BER) và tỷ lệ tín hiệu trên nhiễu (SNR). Kết quả đánh giá có thể được sử dụng để điều chỉnh các tham số của các phương pháp tối ưu hóa hiệu quả phổ tần và cải thiện hiệu suất tổng thể của hệ thống.

VI. Kiến Trúc Radio Nhận Thức Đa Tiêu Chuẩn OFDM Linh Hoạt trên FPGA

Luận án này trình bày một phương pháp để áp dụng cấu hình lại một phần FPGA để giảm thiểu thời gian cấu hình lại khi radio chuyển đổi chế độ, cho phép dữ liệu trung gian được đệm và xử lý sau khi hoàn thành cấu hình lại. Ngoài ra, nghiên cứu của Pham Hung Thinh đề xuất một kiến trúc băng tần gốc OFDM cho MSCR. Kiến trúc này được thiết kế để linh hoạt và hỗ trợ nhiều tiêu chuẩn OFDM. Kết quả cho thấy rằng kiến trúc được đề xuất có thể hỗ trợ nhiều tiêu chuẩn OFDM với chi phí phần cứng thấp.

6.1. Cấu Hình Lại Một Phần FPGA Partial Reconfiguration để Chuyển Đổi Tiêu Chuẩn

Cấu hình lại một phần (Partial Reconfiguration) là một kỹ thuật cho phép cấu hình lại một phần của FPGA trong khi phần còn lại của FPGA vẫn hoạt động. Kỹ thuật này có thể được sử dụng để giảm thời gian cấu hình lại khi radio chuyển đổi giữa các tiêu chuẩn khác nhau. Bằng cách sử dụng cấu hình lại một phần, có thể giảm thiểu thời gian chết trong quá trình chuyển đổi tiêu chuẩn và cải thiện hiệu suất tổng thể của hệ thống.

6.2. Thiết Kế Kiến Trúc Băng Tần Gốc OFDM cho Đa Tiêu Chuẩn

Để hỗ trợ nhiều tiêu chuẩn OFDM, một kiến trúc băng tần gốc OFDM linh hoạt được thiết kế. Kiến trúc này cho phép cấu hình lại các tham số OFDM, chẳng hạn như kích thước FFT, độ dài tiền tố tuần hoàn (Cyclic Prefix) và sơ đồ điều chế, để hỗ trợ các tiêu chuẩn khác nhau. Kiến trúc này cho phép Radio nhận thức thích ứng với nhiều tiêu chuẩn khác nhau.

6.3. Phân Tích Hiệu Năng và Độ Trễ của Hệ Thống MSCR trên FPGA

Việc phân tích hiệu năng và độ trễ của hệ thống MSCR trên FPGA là rất quan trọng để đảm bảo rằng nó đáp ứng các yêu cầu thời gian thực. Các số liệu hiệu năng phổ biến bao gồm: thông lượng, độ trễ và mức tiêu thụ năng lượng. Kết quả phân tích có thể được sử dụng để tối ưu hóa kiến trúc phần cứng và phần mềm của hệ thống MSCR.

VII. Hướng Phát Triển Tăng Cường Hiệu Quả và Tính Thích Ứng trong Tương Lai

Các đóng góp này tạo thành một nền tảng quan trọng trong việc xây dựng một nền tảng tạo mẫu hoạt động đầy đủ cho các hệ thống Radio nhận thức. Nghiên cứu trong tương lai có thể tập trung vào việc tăng cường hiệu quả phổ tần bằng cách định hình cho NC-OFDM, định hình rò rỉ phổ tần thích ứng hiệu quả, giao diện phần mềm tiêu chuẩn hóa cho nền tảng radio đa tiêu chuẩn, các kỹ thuật điều chế đa sóng mang thay thế và kiến thức lớp cao hơn để giảm thiểu thời gian cấu hình lại.

7.1. Tăng Cường Hiệu Quả Phổ Tần với Kỹ Thuật Định Hình cho NC OFDM

NC-OFDM (Non-Contiguous Orthogonal Frequency Division Multiplexing) là một kỹ thuật cho phép sử dụng hiệu quả hơn phổ tần bằng cách chỉ truyền trên các sóng mang con không liền kề. Kỹ thuật định hình có thể được sử dụng để giảm rò rỉ phổ tần của NC-OFDM và cải thiện hiệu quả phổ tần tổng thể. Các nghiên cứu trong tương lai có thể tập trung vào việc phát triển các kỹ thuật định hình mới cho NC-OFDM.

7.2. Phát triển Giao Diện Phần Mềm Tiêu Chuẩn cho Nền Tảng Radio Đa Tiêu Chuẩn

Việc phát triển giao diện phần mềm tiêu chuẩn cho nền tảng radio đa tiêu chuẩn sẽ giúp đơn giản hóa việc phát triển và triển khai các hệ thống Radio nhận thức. Giao diện tiêu chuẩn sẽ cho phép các nhà phát triển dễ dàng tích hợp các thành phần phần cứng và phần mềm khác nhau và tạo ra các hệ thống Radio nhận thức linh hoạt hơn. Các nghiên cứu trong tương lai có thể tập trung vào việc phát triển các giao diện phần mềm tiêu chuẩn mới cho nền tảng radio đa tiêu chuẩn.

7.3. Sử Dụng Trí Tuệ Nhân Tạo AI để Tối Ưu Hóa Hiệu Suất Radio Nhận Thức

Trí tuệ nhân tạo (AI) có thể được sử dụng để tối ưu hóa hiệu suất của hệ thống Radio nhận thức trong thời gian thực. AI có thể được sử dụng để dự đoán điều kiện kênh, lựa chọn các tham số OFDM phù hợp và quản lý rò rỉ phổ tần. Các nghiên cứu trong tương lai có thể tập trung vào việc phát triển các thuật toán AI mới cho Radio nhận thức.

Trích đoạn nội dung tài liệu

NANYANG TECHNOLOGICAL UNIVERSITY Techniques for Multi-Standard Cognitive Radios on FPGAs Pham Hung Thinh School of Computer Engineering A thesis submitted to Nanyang Technological University in partial fulfilment of the requirements for the degree of Doctor of Philosophy September 2015 Acknowledgments It is great pleasure to me in expressing my gratitude to all those people who have continuously supported me and had their contributions in making this thesis possible. I would like to express my sincere thanks and appreciation to my supervisors, Prof. Suhaib Fahmy, and Prof. Ian McLoughlin for giving me constant trust during the entire research of my Ph.

studies, for their helpful suggestions and advices, for their continuous support and their teachings essential to achieve this objective. I express my sincere gratitude towards Prof. Samarjit Chakraborty at Institute for Real-Time Computer Systems, TU Munich for providing me an internship opportunity in the final stage of my PhD. I also wish to thank all colleagues and technical staffs in CHiPES for their prompt support and helpful in providing all the facilities required for my research work.

Last but not least, I would like to acknowledge my family in Viet Nam, for their constant love and encouragement. i Abstract The thesis explores techniques for enabling cognitive radio design on field pro- grammable gate arrays (FPGAs). We demonstrate the strengths of FPGAs in offering a high throughput, low-power baseband platform, and develop a flexi- ble Orthogonal Frequency Division Multiplexing (OFDM) baseband chain with high-level control and support for multiple standards. We present contributions in OFDM synchronisation to enable more robust radios in harsher channels, and tolerating less precise RF components.

We also present a novel technique for managing out of band leakage to enable more efficient spectral use in a dynamic spectrum allocation setting. For each of these approaches, we design, optimise, and characterise working hardware implementations of the required modules, with a focus on flexibility and low power. Finally, we present an approach for apply- ing FPGA partial reconfiguration to minimise reconfiguration time when a radio switches modes, allowing intermediate data to be buffered and processed after re- configuration is complete. These contributions form an important foundation in building a fully functional prototyping platform for cognitive radio systems.

ii Contents Acknowledgments. ii List of Abbrevations xi List of Notation .1 Cognitive and Software Defined Radio .1 Multi-Standard Cognitive Radios .2 Existing Radio Platforms .2 Orthogonal Frequency Division Multiplexing .2 OFDM Radio Systems .5 Shaping OFDM Spectral Leakage .1 Spectrum Emission Masks in Recent Standards .2 Dynamic Channel Requirements .3 Filtering in OFDM Implementations .3 Field Programmable Gate Arrays .1 FPGAs for Radio Platforms .2 Power Dissipation on FPGA .3 Power Estimation Tools. 43 iii CONTENTS iv 3 Multiplierless Correlator Design for OFDM Timing Synchronisa- tion 44 3.1 Design of DSP48E1 Based Correlator .2 Design of Multiplierless Correlator .3 Simulation and Discussion. 55 4 Method for OFDM Timing Synchronisation 56 4.1 Coarse STO and Fractional CFO Estimation .2 Fractional CFO Compensation .3 Fine STO Estimation .3 Proposed Fractional CFO Estimation and Synchronisation .1 Frame Synchronisation and Fractional CFO Estimation .2 Fractional CFO Compensation .3 Simulation Results and Discussion .1 Performance in AWGN .2 Performance in Fading Channels .3 Performance with Large Frequency Offset .1 Implementation of Conventional Synchroniser .2 Implementation of Proposed Synchroniser .3 Effect of Reduced Precision.

82 5 IFO Estimation Method for OFDM Frequency Synchronisation 83 5.3 Enhanced OFDM Synchronisation Through Novel IFO Estimation Architecture. 105 CONTENTS v 6 Spectrum Efficient Shaping Method for OFDM Cognitive Radios106 6.2 Signal Model for Spectral Leakage Filtering .11p Signal and Channel Models .11af Signal and Channel Models .2 Image Spectrum Cancellation By FIR Filter .4 Proposed Spectrum Efficient Shaping Method .1 New Spectral Leakage Filtering Method .2 Novel CR Filtering Architecture .5 Simulation Results and Discussion .1 Configuration and Performance Evaluation for 802.2 Configuration and Performance Evaluation for 802.11af Spectral Efficiency. 129 7 An Architecture for Multi-Standard Cognitive Radios 131 7.3 Proposed OFDM Baseband for MSCR .4 Fine STO Estimation .5 Remove Cyclic Prefix .7 IFO Estimation and Channel Equalisation .9 Data symbol demodulation (DatSymDem) .4 Performance Analysis and Discussion .1 Latency and Stalling for PR-Based Baseband .2 Analysing the Proposed OFDM MSCR Approach. 159 8 Conclusions and Future Work 161 8.1 Summary of Contributions .1 Robust, Efficient Synchronisation .2 OFDM Spectrum Shaping .3 Multi-Standard Radio Design .2 Future Research Directions .1 Increasing Spectrum Efficiency with Shaping for NC-OFDM 163 8.2 Efficiently Adaptive Shaping Spectral Leakage .3 Standardised Software Interface for Multi-Standard Radio Platform .4 Alternative MultiCarrier Modulations Techniques .5 Higher Layer Knowledge to Minimise Reconfiguration Time 165 8.

165 Bibliography 166 List of Figures 2.1 Block diagram of a multicarrier modulated system, (a) in the countinuous- time and (b) in discrete-time .2 The spectrum of subcarriers in OFDM [1].3 OFDM transmission without cyclic prefix results in ISI among ad- jacent symbol.4 OFDM transmission with cyclic prefix avoids ISI among adjacent symbol.5 Inserting Cyclic Prefix in the OFDM symbol.6 An OFDM system model.7 Block diagram of an OFDM radio system.8 OFDM received symbol with timing offsets of -1, 1, -5 and 5 in a, b, c, d, respectively.9 Inter carrier interference (ICI) caused by frequency offset ∆f .10 The constellations of OFDM received symbol with frequency offets of 0.25 sub-carries spacing in a, b, c, d, respectively.11 The constellations of 5 consecutive OFDM received symbols with frequency offsets of 0.12 The constellations of an OFDM received symbol and 5 consecutive OFDM received symbols with phase noise variance of 0.25 rad2 in (a), (b) respectively.13 The comparison between TVBD SEM and 802.14 The comparison between traditional and DUC Front-end.1 Downlink preamble symbols for IEEE 802.2 Transposed direct form correlator.3 Structure of DSP48E1 block inside the Virtex-6 [2].4 Pipeline structure of the complex number multiply-add.5 Pipeline structure of correlator using DSP48E1 blocks.6 Structure of multiplierless correlators.7 Correlator power consumption at different frequencies.8 Correlator output with SNR = 10 dB.9 Detection failure rate with increasing SNR.1 The timing metric in [3] applied to the IEEE 802.16-2009 preamble in an AWGN channel (SNR = 10dB). 58 vii LIST OF FIGURES viii 4.2 The timing metric in [4] applied to the IEEE 802.16 preamble in an AWGN channel (SNR = 10dB) .3 Proposed timing metrics applied to the IEEE 802.16 preamble in AWGN (SNR = 10 dB, CFO = 10.4 The synchronisation flow according to the received samples within the preamble showing its packet format above the conventional syn- chronisation scheme flow (middle), and proposed scheme (bottom). With the packet timing illustrated above.5 Performance of the frame synchronisation method versus the selec- tion threshold for an AWGN channel (with SNR =10dB).6 Performance of time synchronisation in AWGN channels with a fre- quency offset of 0.7 Performance of fractional frequency offset estimation in AWGN channels.8 Frame synchronisation performance of various methods in an SUI1 channel with respect to SNR.9 Frame synchronisation performance of various methods in an SUI2 channel with respect to SNR.10 Performance of frame synchronisation in an AWGN channel with uniform random frequency offset varying from -10 to 10 times carrier spacing, with respect to SNR.11 Architecture of the conventional synchronisation FPGA implemen- tation.12 Architecture for the proposed synchronisation method implemented on FPGA.13 Implementation of energy correlator on FPGA.14 Performance of CFO estimation in an AWGN channel against SNR, with different numbers of fractional bits used in the computation of P 0.15 Performance of frame synchronisation in an AWGN channel against SNR, with different numbers of fractional bits used in the compu- tation of R0 .1 Baseband processing block diagram.2 Pilots in the long preamble of IEEE 802.3 Circuit for the known-pilots shift register.4 Resource sharing approach for computing V˜.5 Architecture of proposed IFO estimator.6 Fail rate of IFO estimation methods in AWGN channel without RTO.7 Fail rate of IFO estimation methods in AWGN channel with RTO.8 Fail rate of IFO estimation methods in SUI1 channel.9 Fail rate of IFO estimation methods in SUI2 channel.10 Fail rate for different wordlengths in AWGN channel without RTO.11 Fail rate for different wordlengths in AWGN channel with RTO.12 Fail rate for different wordlengths in SUI1 channel. 100 LIST OF FIGURES ix 5.13 Fail rate for different wordlengths in SUI2 channel.14 DSP block based 3-input adder for correlation.1 Pulse Shaping operation performed on OFDM symbols.2 Spectral envelope due to pulse shaping OFDM symbols using three smoothing functions and different roll-off factors for 802.

Class C and D spectral emission mask limits are overlaid as dotted lines.11p OFDM symbols shaped with different window functions, with the image spectrum included.4 Spectra of OFDM symbols for 802.11p using different FIR interpo- lation filters, with L = 8.5 The CR-Based architecture for adaptive OFDM spectral leakage shaping.11p signal of the proposed CR architecture after interpolation.11p signal using option Prop1 with 20th order FIR filtering.11p signal for Prop2 with 12th order FIR filtering.11af signal using the proposed CR architecture.10 Fitting Filtered Spectrum of 802.11af signal to SEMs.1 The structure of a generic MSCR system .2 The receiver FIFO module.3 Block diagram of Synchronisation module.4 Block diagram of frequency compensation module.5 Block diagram of fine STO estimation module.6 The block diagram of IFO estimation and channel equalisation .7 Block diagram of phase tracking module.8 Comparison of reconfiguration latency for a single and multiple PR modules.9 Bitstream sizes for PR modules.10 The latency of sub-modules for three standards .11 The configuration time and latency of sub-modules for OFDM- based MSCR system .12 A scenario of a transmission .13 The halting time comparison of the system for three different ap- proaches.14 A comparison of the three approaches in terms of system reconfig- uration latency and FIFO requirements.16 Block diagram of verified system .17 The verification results of the transmitter.18 Verification results of the receiver.19 Verification results of the baseband system. 159 List of Tables 3.1 Resource utilisation summary.2 Correlator power consumption at 50 MHz.1 Resources required for computing P 0 on FPGA with different word lengths, Q1.2 Resources required for computing R’ on FPGA with different word lengths, Q1.3 Total resources consumed by a full word length implementation of SoA and four reduced complexity instances of the proposed method. Dynamic (Dpwr) and quiescent power (Qpwr) consumption are re- ported in mA. Maximum frequency is reported in MHz.4 Resource comparison between two synchronisation methods.1 Resource utilisation and dynamic power of IFO estimators.1 Major parameters of 802.11af OFDM PHYs .2 Popular window-based FIR filter lengths .3 Hardware Usage for spectral shaping .1 System specifications of three supported OFDM-based standards.2 Parameterised values according to supported standards .3 Allocation vector coding.22 OFDM-based implementation .