Luận văn thạc sĩ VNU UET: Công nghệ lập trình FPGA và ứng dụng xử lý dữ liệu đa phương tiện

Luận văn thạc sĩ VNU UET về công nghệ lập trình FPGA và ứng dụng trong xử lý dữ liệu đa phương tiện, khám phá tiềm năng và xu hướng mới.

• Tác giả: Phạm Đức Hiếu
• Người hướng dẫn: TS. Lê Quang Minh
• Trường học: Đại học Quốc gia Hà Nội
• Chuyên ngành: Công nghệ thông tin
• Đề tài: Công Nghệ Lập Trình FPGA Và Ứng Dụng Xử Lý Dữ Liệu Đa Phương Tiện
• Loại tài liệu: luận văn thạc sĩ
• Năm xuất bản: 2016
• Địa điểm: Hà Nội

Mục lục chi tiết

• LỜI CAM ĐOAN
• LỜI CẢM ƠN
• DANH MỤC CÁC KÝ HIỆU, TỪ VIẾT TẮT
• DANH MỤC BẢNG
• DANH MỤC HÌNH
• MỤC LỤC
• LỜI MỞ ĐẦU
• 1. CHƯƠNG 1: TỔNG QUAN VỀ CÔNG NGHỆ FPGA
• 1.1. Lịch sử ra đời FPGA
• 1.2. Sự phát triển của FPGA
• 1.3. Cấu trúc FPGA
• 1.4. Phân loại FPGA
• 1.5. Các công nghệ lập trình FPGA
• 1.6. Các lĩnh vực ứng dụng của công nghệ FPGA
• 1.7. Qui trình thiết kế FPGA
• 1.8. Ngôn ngữ lập trình trong FPGA
• 1.8.1. Ngôn ngữ VHDL
• 1.8.2. Ngôn ngữ Verilog
• 2. CHƯƠNG II: Một số kỹ thuật xử lý ảnh
• 2.1. Kỹ thuật nâng cấp ảnh
• 2.2. Toán tử điểm
• 2.3. Toán tử không gian
• 2.4. Một số kỹ thuật lọc nhiễu
• 2.4.1. Kỹ thuật lọc trung bình
• 2.4.2. Kỹ thuật lọc trung vị
• 2.5. Kỹ thuật phân ngưỡng
• 2.5.1. Kỹ thuật phân ngưỡng tự động
• 2.6. Kỹ thuật sử dụng các điểm biên
• 2.7. Bộ lọc màu bayer pattern và thuật toán Demosaic
• 2.8. Ma trận sửa màu
• 3. CHƯƠNG III: ỨNG DỤNG CÔNG NGHỆ FPGA XỬ LÝ DỮ LIỆU ĐA PHƢƠNG TIỆN DẠNG ẢNH
• 3.1. Thiết lập bài toán thử nghiệm
• 3.2. Lựa chọn phần cứng và công cụ thử nghiệm
• 3.3. Giới thiệu kit DE2
• 3.4. Giới thiệu phần mềm Quartus II
• 3.5. Xây dựng thử nghiệm. Cách tiến hành
• 3.6. Thực hiện Demo trên Kit DE2
• 3.7. Đánh giá kết quả
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Tổng quan về luận văn thạc sĩ VNU UET công nghệ lập trình FPGA

Luận văn thạc sĩ VNU UET về công nghệ lập trình FPGA và ứng dụng xử lý dữ liệu đa phương tiện là một nghiên cứu quan trọng trong lĩnh vực công nghệ thông tin. Nghiên cứu này không chỉ cung cấp cái nhìn tổng quan về FPGA mà còn chỉ ra những ứng dụng thực tiễn của nó trong việc xử lý dữ liệu đa phương tiện. Luận văn được thực hiện bởi Phạm Đức Hiếu dưới sự hướng dẫn của TS. Lê Quang Minh, nhằm mục đích nâng cao chất lượng hình ảnh trong các hệ thống giám sát.

1.1. Giới thiệu về công nghệ lập trình FPGA

Công nghệ lập trình FPGA (Field-Programmable Gate Array) cho phép người dùng tùy chỉnh cấu trúc mạch tích hợp theo nhu cầu cụ thể. FPGA có khả năng chứa hàng triệu cổng logic, giúp thực hiện các tác vụ phức tạp một cách hiệu quả.

1.2. Lịch sử phát triển của FPGA

FPGA được giới thiệu lần đầu tiên vào năm 1985 bởi công ty Xilinx. Kể từ đó, công nghệ này đã phát triển mạnh mẽ, trở thành một phần không thể thiếu trong thiết kế phần cứng số.

II. Thách thức trong việc xử lý dữ liệu đa phương tiện bằng FPGA

Việc xử lý dữ liệu đa phương tiện như video và âm thanh gặp nhiều thách thức, đặc biệt là trong việc nâng cao chất lượng hình ảnh và giảm nhiễu. Các hệ thống giám sát thường phải đối mặt với các vấn đề như ánh sáng thay đổi và chất lượng hình ảnh kém. Luận văn này chỉ ra rằng việc ứng dụng FPGA có thể giúp giải quyết những vấn đề này một cách hiệu quả.

2.1. Các vấn đề thường gặp trong xử lý video

Xử lý video thường gặp phải các vấn đề như nhiễu hình ảnh, độ phân giải thấp và độ trễ trong truyền tải. Những vấn đề này cần được giải quyết để đảm bảo chất lượng dịch vụ.

2.2. Thách thức trong xử lý âm thanh

Xử lý âm thanh cũng không kém phần phức tạp, với các vấn đề như tạp âm và độ trễ. Việc sử dụng FPGA có thể giúp cải thiện chất lượng âm thanh trong các ứng dụng thực tế.

III. Phương pháp ứng dụng FPGA trong xử lý dữ liệu đa phương tiện

Luận văn trình bày các phương pháp sử dụng FPGA để xử lý dữ liệu đa phương tiện, bao gồm thiết kế lõi IP và các thuật toán xử lý hình ảnh. Những phương pháp này không chỉ giúp nâng cao chất lượng hình ảnh mà còn tối ưu hóa hiệu suất xử lý.

3.1. Thiết kế lõi IP cho xử lý hình ảnh

Thiết kế lõi IP cho phép thực hiện các tác vụ xử lý hình ảnh như xác định điểm ảnh lỗi và sửa chúng. Điều này giúp cải thiện đáng kể chất lượng hình ảnh trong các hệ thống giám sát.

3.2. Các thuật toán xử lý hình ảnh hiệu quả

Sử dụng các thuật toán như lọc trung bình và phân ngưỡng tự động giúp nâng cao chất lượng hình ảnh. Những thuật toán này có thể được triển khai hiệu quả trên FPGA.

IV. Kết quả nghiên cứu và ứng dụng thực tiễn của FPGA

Nghiên cứu đã chỉ ra rằng việc ứng dụng FPGA trong xử lý dữ liệu đa phương tiện mang lại nhiều kết quả tích cực. Các thử nghiệm cho thấy chất lượng hình ảnh được cải thiện rõ rệt, đồng thời giảm thiểu độ trễ trong quá trình xử lý.

4.1. Đánh giá kết quả xử lý hình ảnh

Kết quả từ các thử nghiệm cho thấy rằng việc sử dụng FPGA giúp nâng cao chất lượng hình ảnh lên đến 30% so với các phương pháp truyền thống.

4.2. Ứng dụng trong các hệ thống giám sát

Các hệ thống giám sát sử dụng FPGA đã cho thấy hiệu quả cao trong việc xử lý hình ảnh và video, giúp cải thiện đáng kể khả năng giám sát và phát hiện sự cố.

V. Kết luận và hướng phát triển tương lai của công nghệ FPGA

Luận văn kết luận rằng FPGA là một công nghệ tiềm năng trong việc xử lý dữ liệu đa phương tiện. Hướng phát triển tương lai có thể bao gồm việc cải tiến các thuật toán xử lý và mở rộng ứng dụng của FPGA trong nhiều lĩnh vực khác nhau.

5.1. Tương lai của công nghệ FPGA

Công nghệ FPGA dự kiến sẽ tiếp tục phát triển, với nhiều ứng dụng mới trong các lĩnh vực như trí tuệ nhân tạo và Internet of Things (IoT).

5.2. Hướng nghiên cứu tiếp theo

Nghiên cứu tiếp theo có thể tập trung vào việc tối ưu hóa hiệu suất của FPGA trong các ứng dụng thực tế, nhằm đáp ứng nhu cầu ngày càng cao của thị trường.

Nội dung chính

Tổng quan nghiên cứu

Trong bối cảnh phát triển nhanh chóng của công nghệ bán dẫn và vi xử lý, các hệ thống đo lường và điều khiển ngày càng trở nên thông minh và phức tạp hơn. Tuy nhiên, các bộ vi xử lý truyền thống vẫn chưa thể đáp ứng đầy đủ các yêu cầu về tốc độ và hiệu quả xử lý dữ liệu đa phương tiện. Công nghệ FPGA (Field-Programmable Gate Array) đã tạo ra bước đột phá với khả năng lập trình lại linh hoạt, cho phép thiết kế các hệ thống tính toán mạnh mẽ, có thể thay đổi cấu hình phần cứng trong quá trình hoạt động. Theo ước tính, FPGA có thể chứa từ 100.000 đến vài tỷ cổng logic, vượt trội so với các thiết bị CPLD hay SPLD truyền thống.

Nhu cầu xử lý dữ liệu đa phương tiện, đặc biệt là hình ảnh và video trong các hệ thống giám sát tự động, ngày càng tăng cao. Tuy nhiên, các hệ thống camera thường gặp phải vấn đề về chất lượng hình ảnh do nhiễu và điều kiện ánh sáng thay đổi. Do đó, việc ứng dụng công nghệ FPGA để xử lý và nâng cao chất lượng dữ liệu đa phương tiện là rất cần thiết nhằm cải thiện hiệu quả hoạt động của các hệ thống này.

Mục tiêu nghiên cứu của luận văn là thiết kế và triển khai lõi IP xử lý ảnh trên nền tảng FPGA, tập trung vào việc phát hiện và sửa lỗi điểm ảnh, nội suy màu bằng thuật toán Demosaicing và hiệu chỉnh màu sắc bằng ma trận sửa màu. Phạm vi nghiên cứu tập trung vào dữ liệu ảnh tĩnh, thực hiện trên Kit DE2 của hãng Altera trong giai đoạn 2016 tại Hà Nội. Kết quả nghiên cứu góp phần nâng cao tốc độ xử lý và chất lượng hình ảnh trong các ứng dụng đa phương tiện, đồng thời giảm chi phí so với các giải pháp xử lý truyền thống.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Luận văn dựa trên hai nền tảng lý thuyết chính: công nghệ FPGA và kỹ thuật xử lý ảnh số.

1. Công nghệ FPGA: FPGA là mạch tích hợp chứa nhiều ô logic có thể lập trình lại, cho phép thiết kế các hệ thống số phức tạp với khả năng tái cấu hình linh hoạt. FPGA sử dụng các phần tử lập trình như SRAM, anti-fuse, EPROM transistor để điều khiển kết nối logic. Các kiến trúc FPGA phổ biến gồm các khối logic cấu hình (CLB), khối vào/ra (IOB) và mạng kết nối lập trình được. Ngôn ngữ mô tả phần cứng VHDL và Verilog được sử dụng để thiết kế và mô phỏng các hệ thống trên FPGA.

2. Kỹ thuật xử lý ảnh số: Bao gồm các phương pháp nâng cao chất lượng ảnh như toán tử điểm, toán tử không gian, lọc nhiễu (lọc trung bình, lọc trung vị), phân ngưỡng tự động, và các thuật toán đặc thù như Demosaicing cho bộ lọc Bayer và ma trận sửa màu. Các kỹ thuật này giúp loại bỏ nhiễu, tăng cường độ tương phản và tái tạo màu sắc chính xác cho ảnh số.

Các khái niệm chuyên ngành quan trọng bao gồm: FPGA, VHDL, Verilog, bộ lọc Bayer, thuật toán Demosaicing, ma trận sửa màu, lọc trung bình, lọc trung vị, nhiễu Gaussian, nhiễu muối tiêu.

Phương pháp nghiên cứu

Nguồn dữ liệu chính là các tài liệu chuyên ngành về FPGA và xử lý ảnh, kết hợp với thực nghiệm trên Kit DE2 sử dụng chip Cyclone II 2C35 FPGA. Phương pháp nghiên cứu bao gồm:

• Thiết kế và mô phỏng: Sử dụng ngôn ngữ Verilog HDL để thiết kế các module xử lý ảnh, mô phỏng chức năng bằng phần mềm Quartus II và ModelSim.
• Thử nghiệm thực tế: Thực hiện demo trên Kit DE2 với dữ liệu ảnh tĩnh, đánh giá hiệu quả xử lý qua các tín hiệu đầu ra.
• Phân tích kết quả: So sánh chất lượng ảnh trước và sau xử lý, đánh giá tốc độ xử lý và khả năng tích hợp lõi IP vào hệ thống đa phương tiện.

Quy trình nghiên cứu kéo dài trong năm 2016, tập trung vào phát triển lõi IP xử lý ảnh, từ mô tả thiết kế, tổng hợp logic, đặt khối và định tuyến, đến nạp chương trình vào FPGA.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

1. Thiết kế lõi IP xử lý ảnh trên FPGA thành công: Lõi IP bao gồm các module phát hiện và sửa điểm ảnh lỗi, thuật toán Demosaicing nội suy màu, và ma trận sửa màu được thiết kế bằng Verilog HDL. Thử nghiệm trên Kit DE2 cho thấy khả năng xử lý dữ liệu ảnh tĩnh với tốc độ nhanh, đáp ứng yêu cầu xử lý song song của FPGA.

2. Hiệu quả nâng cao chất lượng ảnh rõ rệt: Qua xử lý, các điểm ảnh lỗi được phát hiện và sửa chữa chính xác, giảm nhiễu muối tiêu và nhiễu Gaussian. So với ảnh gốc, ảnh sau xử lý có độ tương phản tăng khoảng 20-30%, độ sắc nét cải thiện rõ rệt, đặc biệt ở các vùng biên.

3. Tăng tốc xử lý dữ liệu đa phương tiện: FPGA cho phép xử lý dữ liệu lớn chỉ trong vài chu kỳ clock, nhanh hơn nhiều so với xử lý trên máy tính truyền thống. Điều này phù hợp với các ứng dụng thời gian thực trong giám sát và truyền thông đa phương tiện.

4. Khả năng tích hợp và mở rộng: Lõi IP thiết kế theo chuẩn giao tiếp Avalon của Altera, dễ dàng tích hợp vào các hệ thống xử lý đa phương tiện phức tạp hơn. Mô hình thiết kế mở cho phép mở rộng thêm các chức năng xử lý ảnh nâng cao trong tương lai.

Thảo luận kết quả

Nguyên nhân thành công của nghiên cứu là do tận dụng được ưu điểm của FPGA về khả năng lập trình lại và xử lý song song, kết hợp với các thuật toán xử lý ảnh đã được chứng minh hiệu quả trong thực tế. So sánh với các nghiên cứu khác, việc thiết kế lõi IP trên FPGA giúp giảm chi phí phần cứng và tăng tốc độ xử lý so với các giải pháp dùng CPU hoặc GPU truyền thống.

Kết quả xử lý ảnh được minh họa qua các biểu đồ so sánh độ tương phản và nhiễu trước và sau xử lý, cũng như bảng số liệu đánh giá tốc độ xử lý trên Kit DE2. Mặc dù nghiên cứu mới dừng lại ở dữ liệu ảnh tĩnh, nhưng kết quả mở ra hướng phát triển cho xử lý ảnh và video thời gian thực trên FPGA.

Ý nghĩa của nghiên cứu nằm ở việc cung cấp giải pháp xử lý dữ liệu đa phương tiện hiệu quả, tiết kiệm chi phí, phù hợp với các hệ thống giám sát tự động và truyền thông hiện đại.

Đề xuất và khuyến nghị

1. Mở rộng xử lý dữ liệu video thời gian thực: Phát triển lõi IP để xử lý dữ liệu video liên tục, nâng cao khả năng xử lý song song và tối ưu hóa bộ nhớ đệm nhằm đáp ứng yêu cầu thời gian thực. Thời gian thực hiện dự kiến trong 1-2 năm, do nhóm nghiên cứu FPGA và kỹ thuật xử lý ảnh phối hợp thực hiện.

2. Tích hợp thêm các thuật toán xử lý ảnh nâng cao: Bổ sung các kỹ thuật lọc nhiễu phi tuyến, tăng cường biên cạnh và nhận dạng đối tượng để nâng cao chất lượng ảnh đầu ra. Mục tiêu cải thiện độ chính xác xử lý trên 15% so với hiện tại, thực hiện trong vòng 12 tháng.

3. Phát triển giao diện người dùng và phần mềm hỗ trợ: Xây dựng phần mềm điều khiển và giám sát lõi IP trên FPGA, giúp người dùng dễ dàng cấu hình và theo dõi quá trình xử lý. Thời gian phát triển khoảng 6 tháng, do nhóm phần mềm đảm nhiệm.

4. Nghiên cứu ứng dụng trong các lĩnh vực khác: Áp dụng lõi IP xử lý ảnh FPGA vào các lĩnh vực như y tế, công nghiệp tự động hóa, và truyền thông đa phương tiện để khai thác tối đa tiềm năng công nghệ. Khuyến nghị triển khai thử nghiệm tại một số địa phương trong vòng 1 năm.

Đối tượng nên tham khảo luận văn

1. Sinh viên và nghiên cứu sinh ngành Công nghệ Thông tin, Kỹ thuật Phần mềm: Nắm bắt kiến thức về FPGA và kỹ thuật xử lý ảnh số, phục vụ cho các đề tài nghiên cứu và phát triển sản phẩm.

2. Kỹ sư phát triển phần cứng và phần mềm nhúng: Áp dụng các phương pháp thiết kế lõi IP trên FPGA, tối ưu hóa hệ thống xử lý dữ liệu đa phương tiện.

3. Chuyên gia trong lĩnh vực xử lý ảnh và truyền thông đa phương tiện: Tham khảo các thuật toán nâng cao chất lượng ảnh và cách tích hợp trên nền tảng FPGA để cải thiện hiệu suất hệ thống.

4. Doanh nghiệp và tổ chức nghiên cứu công nghệ cao: Tìm hiểu giải pháp xử lý ảnh hiệu quả, tiết kiệm chi phí, phục vụ phát triển sản phẩm và ứng dụng thực tế trong giám sát, truyền thông.

Câu hỏi thường gặp

1. FPGA là gì và tại sao lại được sử dụng trong xử lý ảnh?
   FPGA là mạch tích hợp có thể lập trình lại, cho phép thiết kế các hệ thống số phức tạp với khả năng xử lý song song cao. Trong xử lý ảnh, FPGA giúp tăng tốc xử lý dữ liệu lớn, giảm độ trễ và nâng cao hiệu quả so với CPU truyền thống.

2. Thuật toán Demosaicing có vai trò gì trong xử lý ảnh?
   Demosaicing chuyển đổi dữ liệu từ bộ lọc Bayer thành ảnh màu đầy đủ, nội suy các giá trị màu tại mỗi điểm ảnh. Thuật toán này giúp tái tạo hình ảnh màu sắc chính xác và giảm nhiễu màu.

3. Lọc trung bình và lọc trung vị khác nhau như thế nào?
   Lọc trung bình là bộ lọc tuyến tính, thay thế điểm ảnh bằng trung bình các điểm lân cận, phù hợp với nhiễu Gaussian. Lọc trung vị là bộ lọc phi tuyến, thay thế điểm ảnh bằng giá trị trung vị trong cửa sổ, hiệu quả với nhiễu muối tiêu và giữ được chi tiết ảnh tốt hơn.

4. Tại sao chọn Kit DE2 và chip Cyclone II cho nghiên cứu?
   Kit DE2 cung cấp môi trường phát triển tối ưu với chip Cyclone II có cấu trúc FPGA mạnh mẽ, nhiều tài nguyên và hỗ trợ phần mềm tốt, phù hợp cho nghiên cứu và thử nghiệm các ứng dụng xử lý ảnh.

5. Lõi IP xử lý ảnh trên FPGA có thể áp dụng cho các hệ thống nào?
   Lõi IP có thể tích hợp vào các hệ thống giám sát tự động, truyền thông đa phương tiện, thiết bị y tế, và các ứng dụng yêu cầu xử lý ảnh nhanh và hiệu quả trong thời gian thực.

Kết luận

• Đã thiết kế và triển khai thành công lõi IP xử lý ảnh trên nền tảng FPGA, bao gồm phát hiện và sửa điểm ảnh lỗi, thuật toán Demosaicing và ma trận sửa màu.
• Nghiên cứu chứng minh khả năng nâng cao chất lượng ảnh và tăng tốc xử lý dữ liệu đa phương tiện trên FPGA so với các giải pháp truyền thống.
• Thử nghiệm trên Kit DE2 với dữ liệu ảnh tĩnh cho kết quả khả quan, mở ra hướng phát triển cho xử lý video thời gian thực.
• Đề xuất mở rộng nghiên cứu tích hợp thêm thuật toán nâng cao và phát triển phần mềm hỗ trợ để ứng dụng rộng rãi hơn.
• Khuyến khích các nhà nghiên cứu, kỹ sư và doanh nghiệp ứng dụng công nghệ FPGA trong xử lý ảnh và đa phương tiện để nâng cao hiệu quả và tiết kiệm chi phí.

Hành động tiếp theo là triển khai thử nghiệm xử lý video thời gian thực trên FPGA, đồng thời phát triển giao diện điều khiển lõi IP để phục vụ ứng dụng thực tế. Đề nghị các đơn vị nghiên cứu và phát triển công nghệ quan tâm phối hợp để mở rộng ứng dụng và hoàn thiện giải pháp.

Trích đoạn nội dung tài liệu

đặt vấn đề, 3 chƣơng, kết luận và tài liệu tham khảo. Chƣơng I: Tổng quan về công nghệ FPGA Chƣơng này trình bày tổng quan về công nghệ FPGA, các lĩnh vực ứng dụng của công nghệ này và các công cụ phát triển, hỗ trợ lập trình trên FPGA. Chƣơng II Một số kỹ thuật xử lý hình ảnh Chƣơng này trình bày các khái niệm cơ bản về hình ảnh, các loại nhiễu và giới thiệu một số phƣơng pháp xử lý hình ảnh, đánh giá hiệu quả của các phƣơng pháp xử lý dữ liệu hình ảnh. Chƣơng III Ứng dụng công nghệ FPGA xử lý dữ liệu đa phƣơng tiện dạng ảnh Thực hiện thiết kế lõi IP xử lý nâng cao chất lƣợng hình ảnh, cụ thể lõi IP sẽ xác định các điểm ảnh bị lỗi và sửa chúng, xác định màu bằng phƣơng pháp nội suy, sửa ma trận màu.

Phần kết luận của luận văn trình bày các kết quả đạt đƣợc và những hạn chế của luận văn, hƣớng phát triển của luận văn trong các nghiên cứu tiếp theo. LUAN VAN CHAT LUONG download : add [e-mail] 3 CHƢƠNG I: TổNG QUAN VỀ CÔNG NGHỆ FPGA 1. Lịch sử ra đời FPGA Năm 1984 Ross Freeman là ngƣời đầu tiên thiết kế PFGA và cũng là ngƣời sáng lập công ty Xilinx. Kiến trúc mới của FPGA cho phép tích hợp số lƣợng lớn các phần tử bán dẫn vào một vi mạch so với kiến trúc trƣớc đó là CPLD.

FPGA có khả năng chứa từ 100.000 đến vài tỷ cổng logic, trong khi CPLD chỉ chứa từ 10.000 cổng logic, con số này đối với PAL vá PLA còn thấp hơn rất nhiều chỉ đạt vài nghìn đến 10. SPLD thƣờng là một mảng logic AND/OR lập trình đƣợc có kích thƣớc xác định và chứa một số lƣợng hạn chế các phần tử nhớ đồng bộ (clocked register). Cấu trúc này hạn chế khả năng thực hiện những hàm phức tạp và thông thƣờng hiệu xuất làm việc của vi mạch phụ thuộc vào cấu trúc cụ thể của vi mạch hơn là vào yêu cầu bài toán. Kiến trúc của FPGA là kiến trúc mảng các khối logic, khối logic nhỏ hơn nhiều nếu đem so sánh với một khối SPLD, ƣu điểm này giúp FPGA có thể chứa nhiều hơn các phần tử logic và phát huy tối đa khả năng lập trình của các phần tử logic và hệ thống mạch kết nối, để đạt đƣợc mục đích này thì kiến trúc của FPGA phức tạp hơn nhiều so với CPLD.

Một điểm khác biệt với CPLD là trong những FPGA hiện đại đƣợc tích hợp nhiều những bộ logic số học đã sơ bộ tối ƣu hóa hỗ trợ RAM, ROM tốc độ cao, hay các bộ nhân. Ngoài khả năng tái cấu trúc vi mạch toàn cục, FPGA hiện tại còn hỗ trợ tái cấu trúc một bộ phận riêng lẻ trong khi vẫn đảm bảo hoạt động bình thƣờng cho các bộ phận khác. Sự phát triển của FPGA Các thiết bị lập trình đƣợc, gọi chung là các thiết bị khả trình, có vai trò rất quan trọng trong thiết kế phần cứng số. Chúng là các chíp đa dụng có thể đƣợc cấu hình theo nhiều cách cho nhiều ứng dụng khác nhau.

LUAN VAN CHAT LUONG download : add [e-mail] 4 + Loại đầu tiên của thiết bị khả trình đƣợc sử dụng rộng rãi là Programmable read-only Memory-PROM. PROM là thiết bị lập trình chỉ đƣợc một lần gồm một dãy các ô nhớ chỉ đọc. PROM có thể thực hiện bất kỳ một hàm logic theo bảng sự thật nào đó, bằng cách sử dụng các đƣờng địa chỉ nhƣ các ngõ nhập vào và ngõ xuất đựơc xác định nội dung các bít nhớ. Có hai loại PROM cơ bản là Mask-Programmable và Field-Programmable.

- Mask-Programmable là loại thiết bị đƣợc lập trình bởi nhà sản xuất. Các chíp này thƣờng sản xuất các chíp lôgíc tốc độ cao vì các kết nối bên trong thiết bị đƣợc thực hiện bằng phần cứng ngay từ khi sản xuất. - Field-Programmable là thiết bị đƣợc lập trình bởi ngƣời dùng. Các kết nối bên trong của Field-Programmable luôn cần đến một số chuyển mạch lập trình đƣợc (cầu chì, transistor truyền…) vì vậy tốc độ truyền chậm hơn của thiết bị nối cứng ( Mask-Programmable).

Tuy nhiên nó có nhiều ƣu điểm nhƣ:. Các chíp Field-Programmable có thể lập trình trong thời gian ngắn (khoảng vài phút hay vài giờ đồng hồ) còn các chíp Mask-Programmable khi sản xuất phải thực hiện trong thời gian dài (hàng tuần hay hàng tháng). Các chíp Field-Programmable rẻ hơn nhiều so với Mask- Programmable khi sản xuất với số lƣợng nhỏ. Hai biến thể của PROM là EPROM chúng đều có chung ƣu điểm là có khả năng xoá và lập trình lại nhiều lần.

Tiếp đến là các thiết bị PLD, chúng thông thƣờng có cấu tạo gồm một dãy các cổng AND đƣợc nối với một dãy các cổng OR. Loại cơ bản của PLD là PAL, PAL gồm một khối các cổng AND lập trình đƣợc nối đến các khối cổng OR cố định. Một loại nữa của PLD linh hoạt hơn PAL là PLA. PLA cũng có cấu trúc giống PAL nhƣng các kết nối khả trình.

Trong PLA cũng có hai loại là Mask-Programmable và Field-Programmable. Cả hai loại PLD trên cho phép thực hiện các mạch logic có tốc độ cao tuy nhiên cấu trúc đơn giản của chúng chỉ cho phép thực hiện đƣợc các mạch logic cỡ nhỏ. LUAN VAN CHAT LUONG download : add [e-mail] 5 Loại thiết bị khả trình tổng quát nhất gồm dãy các phần tử rời rạc có thể kết nối với nhau theo mô tả của ngƣời sử dụng, đƣợc gọi là Mask-Programmable Gate Array (MPGA) chúng có cấu trúc cơ bản nhất là gồm các hàng transistor có thể đƣợc kết nối với nhau để thực hiện các mạch logic. Các kết nối do ngƣời dùng định nghĩa này có thể trong cả hàng và cả cột.

Ƣu điểm chính của MPGA so với PLD là nó cung cấp các kiến trúc tổng quát cho phép thực hiện các mạch logic lớn hơn. Vì cấu trúc của chúng có thể mở rộng lớn hơn cùng với số lƣợng logic lớn hơn. FPGA đã kết hợp khả năng lập trình của PLD và kết cấu nối có thể mở rộng của MPGA. Do đó các thiết bị lập trình loại này có mật độ logíc cao hơn.

FPGA đƣợc công ty Xilinx giới thiệu lần đầu tiên vào năm 1985 và đến nay đã có nhiều công ty phát triển nhƣ: Actel, Altera, Plessey, Plus logic, Quick. Cấu trúc FPGA Hình 1-1. Cấu trúc FPGA LUAN VAN CHAT LUONG download : add [e-mail] 6 FPGA là mạch tích hợp chứa nhiều (64 đến hơn 10.000) ô logic (logic cell) giống nhau có thể xem là các thành phần chuẩn. Mỗi ô logic giữ một hay một số chức năng độc lập (Hình 1-1).

Các ô giống nhau đƣợc kết nối bởi một ma trận đƣờng dẫn và các chuyển mạch khả trình. Ngƣời thực hiện thiết kế bằng các đặc trƣng lôgic đơn của mỗi ô và lựa chọn đóng các chuyển mạch trong ma trận kết nối. Mảng của các ô lôgic và kiểu kết nối là kết cấu xây dựng khối cơ bản trong mạch lôgic. Các thiết kế phức tạp đƣợc tạo ra bằng cách kết hợp các khối cơ bản để tạo ra các mạch đƣợc mô tả.

Mô hình tổng quát của FPGA gồm một dãy hai chiều các khối lôgic (logic block) có thể đƣợc kết nối bằng các nguồn kết nối chung. Các nguồn kết nối gồm các đoạn kết nối (segment) có thể có chiều dài khác nhau. Bên trong các kết nối là các chuyển mạch lập trình đƣợc dùng để nối các khối lôgic với các đoạn dây, các khối vào/ra hay các đoạn dây với nhau. Mạch lôgic cài đặt trong FPGA bằng cách ánh xạ lôgic vào các khối lôgic riêng rẽ và sau đó nối các khối lôgic cấu hình (Configurable logic Block) cần thiết qua các chuyển mạch.

Các khối CLB cung cấp các phần tử chức năng với cấu trúc sử dụng logic. Các khối vào/ra (I/O Block) cung cấp giao diện giữa các gói chân và các đƣờng tín hiệu bên trong. Tài nguyên kết nối khả trình cung cấp các bộ phận truyền dẫn tới kết nối đầu vào và đầu ra của các CLB và các IOB trong mạng riêng. Vậy cấu trúc FPGA gồm ba phần tử chính: Các khối lôgic cấu hình (CLB), các khối vào/ra (IOB) và các kết nối.

Các khối lôgic cấu hình: Cấu trúc và nội dung của logic block đƣợc gọi theo kiến trúc của nó. Kiến trúc của khối lôgic có thể thiết kế theo nhiều cách khác nhau, có thể là các cổng AND 2 ngõ nhập, các bộ dồn kênh (Multiplexer) hay các bảng tìm kiếm (Lock- up Table). Ngoài ra có thể chứa các Flip-Flop để hỗ trợ cho việc thực hiện một cách tuần tự. Các nguồn kết nối : Các nguồn kết nối có cấu trúc và nội dung đƣợc gọi là kiến trúc đƣờng LUAN VAN CHAT LUONG download : add luanvanchat@agmail.

Kiến trúc Routing gồm các đoạn đây nối và các chuyển mạch khả trình. Các chuyển mạch khả trình có cấu tạo khác nhau nhƣ pass- transistor, đƣợc điều khiển bởi các cell SRAM, các phần tử cầu chì nghịch, EPROM transistor và EEROM transitor. Giống nhƣ các khối lôgic có nhiều cách khác nhau để thiết kế các kiến trúc routing. Một số FPGA cung cấp nhiều kết nối đơn giản giữa các khối logic, một số khác cung cấp ít kết nối hơn nên routing phức tạp hơn.

Phân loại FPGA FPGA có nhiều loại khác nhau có cấu trúc và đặc tính riêng tuỳ theo từng hãng sản xuất, tuy nhiên chúng có bốn loại chính sau: cấu trúc mảng đối xứng (Symmetrical Array), cấu trúc PLD phân cấp (hierachircal PLD), cấu trúc hàng (Row base) và cấu trúc đa cổng (Sea of Gate) mô tả dƣới đây.2 Các loại cấu trúc FPGA LUAN VAN CHAT LUONG download : add luanvanchat@agmail. Các công nghệ lập trình FPGA Có nhiều cách thực hiện các phần tử lập trình, các công nghệ lập trình hiện đang sử dụng là: RAM tĩnh, cầu chì nghịch (anti-fuse), EPROM transistor và EEROM transistor. Mặc dù công nghệ lập trình khác nhau, tất cả các phần tử lập trình đều có chung tính chất là có thể cấu hình đƣợc trong một trong hai trạng thái ON hoặc OFF. Các phần tử lập trình đƣợc dùng để thực hiện các kết nối lập trình đƣợc giữa các khối lôgic của các FPGA, còn FPGA thông thƣờng có thể hơn 100.000 phần tử lập trình.

Vì vậy các phần tử lập trình phải có những tính chất sau: - Chiếm càng ít diện tích của chíp càng tốt. - Có trở kháng thấp khi ở trạng thái ON và trở kháng cao khi ở trạng thái OFF. - Có điện dung ký sinh thấp khi kết nối các đoạn dây. - Có thể chế tạo một cách tin cậy số lƣợng lớn phần tử lập trình trên một chíp.

Có thể tuỳ thuộc vào ứng dụng cụ thể và có các số lƣợng phần tử lập trình có thể có các đặc tính khác.