Tổng quan nghiên cứu

Kỹ thuật ghép kênh phân chia theo tần số trực giao OFDM là nền tảng cốt lõi trong các hệ thống thông tin di động 4G LTE và mạng không dây chuẩn IEEE 802.11a nhờ hiệu suất sử dụng phổ cao và khả năng chống chịu hiện tượng pha đinh đa đường. Tuy nhiên, trong môi trường truyền sóng thực tế, hiện tượng tán xạ gây ra độ trễ trải từ vài nano giây trong nhà đến hàng micro giây ngoài trời, dẫn đến hiện tượng giao thoa giữa các ký hiệu ISI và suy giảm tính trực giao giữa các sóng mang con ICI. Đặc biệt, OFDM cực kỳ nhạy cảm với độ lệch tần số sóng mang CFO và lỗi định thời lấy mẫu, đòi hỏi hệ thống thu phải có cơ chế đồng bộ chính xác cao.

Luận văn tập trung nghiên cứu, thiết kế và hiện thực hóa hệ thống thu phát OFDM hoàn chỉnh với trọng tâm là các thuật toán đồng bộ thời gian và tần số tại phía thu. Đề tài được triển khai thực nghiệm trên nền tảng phần cứng vi mạch mảng phần tử logic khả trình FPGA Xilinx Virtex-4 kết hợp công cụ Xilinx System Generator trên phần mềm MATLAB. Hệ thống được đánh giá qua việc truyền dẫn luồng dữ liệu hình ảnh kiểm thử trong dải tần trung tần 12 MHz với tốc độ dữ liệu 6 Mb/s trên kênh truyền cáp băng thông dưới 40 MHz.

Nghiên cứu mang ý nghĩa thực tiễn lớn khi giải quyết trọn vẹn bài toán đồng bộ phía thu từ lý thuyết toán học đến mô hình phần cứng thực thi. Kết quả đạt được cho thấy hệ thống khôi phục hoàn hảo 100% dữ liệu phát đi mà không xảy ra lỗi bit trong điều kiện kiểm thử, mở ra tiền đề nâng cấp lên các dòng chip tiên tiến với băng thông lấy mẫu 20 MHz và chu kỳ lấy mẫu 50 ns theo chuẩn công nghiệp.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Hệ thống truyền dẫn OFDM được xây dựng dựa trên nguyên lý biến đổi Fourier rời rạc nghịch đảo IFFT 64 điểm để tạo ra 52 sóng mang con trực giao trong miền tần số. Trong cấu trúc này, 48 sóng mang con được phân bổ cho luồng dữ liệu, 1 sóng mang con dành cho tín hiệu hoa tiêu Pilot tại vị trí xác định và các sóng mang còn lại đóng vai trò dải phòng vệ. Nhằm triệt tiêu triệt để hiện tượng giao thoa giữa các ký hiệu ISI do kênh truyền đa đường gây ra, một khoảng bảo vệ tiền tố vòng Cyclic Prefix dài 16 mẫu được chèn vào trước mỗi khối ký hiệu, nâng tổng chiều dài mỗi ký hiệu OFDM lên 80 mẫu.

Khung đồng bộ tín hiệu được xây dựng dựa trên cấu trúc gói tin tiêu chuẩn gồm các chuỗi huấn luyện ngắn STS dài 16 mẫu và chuỗi huấn luyện dài LTS dài 64 mẫu. Quá trình xử lý tín hiệu số tại đầu thu ứng dụng thuật toán CORDIC với hai chế độ hoạt động chính: Vector Translation CORDIC nhằm ước lượng góc lệch pha và Rotation CORDIC nhằm quay vector phức để bù sai lệch tần số sóng mang. Bên cạnh đó, thuật toán lọc nội suy Gardner và cấu trúc bộ nhớ đệm FIFO tỷ lệ 4/5 được tích hợp để đảm bảo đồng bộ tốc độ lấy mẫu và kiểm soát nhịp dữ liệu chính xác.

Phương pháp nghiên cứu

Nghiên cứu sử dụng nguồn dữ liệu kiểm thử là một ma trận ảnh xám chuẩn kích thước 256x256 pixel, trong đó mỗi điểm ảnh được lượng tử hóa thành 8 bit với giá trị độ sáng từ 0 đến 255, tương đương tổng dung lượng 524.288 bit. Phương pháp chọn mẫu áp dụng cơ chế quét tuần tự dạng zig-zag toàn bộ ma trận ảnh để tạo thành luồng bit nối tiếp, sau đó phân tách thành hai luồng I và Q điều chế theo định dạng QPSK. Toàn bộ 65.536 điểm ảnh được truyền đi liên tục để kiểm tra tính toàn vẹn và tỷ lệ lỗi bit của toàn hệ thống.

Phương pháp phân tích dựa trên mô phỏng đồng mức phần cứng kết hợp kiểm tra dạng sóng thời gian thực. Lý do lựa chọn phương pháp này là vì môi trường FPGA Virtex-4 và System Generator cho phép kiểm chứng chính xác các phép toán số học dấu phẩy tĩnh, độ trễ lan truyền của thanh ghi và tối ưu hóa tài nguyên phần cứng như khối nhân DSP48E và bộ nhớ RAMB36 trước khi chế tạo vi mạch ASIC. Toàn bộ quá trình thiết kế, tổng hợp phần cứng và thực nghiệm đo đạc tín hiệu qua máy hiện sóng được hoàn thiện trong giai đoạn 2011 đến 2012.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình mô phỏng và thực nghiệm trên phần cứng FPGA đã mang lại những kết quả kỹ thuật nổi bật:

Thứ nhất, bộ phát hiện gói tin sử dụng hàm tự tương quan trễ 16 mẫu kết hợp công suất trung bình với ngưỡng kích hoạt tối ưu được xác định ở mức 0,7. Cơ chế này đã định vị chính xác vùng quan tâm ROI trong khoảng từ mẫu bắt đầu đến mẫu kết thúc, loại bỏ hoàn toàn 100% hiện tượng kích hoạt sai do tạp âm nền gây ra.

Thứ hai, thuật toán Vector Translation CORDIC đã ước lượng chính xác góc lệch pha giữa tín hiệu phát và thu. Khối Rotation CORDIC sử dụng các phép quay vi mô liên tục giúp loại bỏ hoàn toàn độ lệch tần số sóng mang CFO tại tần số trung tần 12 MHz với chu kỳ lấy mẫu 50 ns, khôi phục dạng sóng chuẩn xác trước khi đưa vào bộ giải điều chế.

Thứ ba, thuật toán đồng bộ thời gian hai giai đoạn gồm đồng bộ thô và đồng bộ tinh đã xác định chính xác mẫu bắt đầu của ký hiệu OFDM. Đồng bộ thô khoanh vùng thành công vị trí chuỗi huấn luyện, trong khi đồng bộ tinh sử dụng tương quan chéo với dãy giả ngẫu nhiên PN đã định vị chính xác điểm cực đại, triệt tiêu hoàn toàn sai lệch định thời trong khung 80 mẫu.

Thứ tư, cơ chế tách tín hiệu Pilot tại vị trí sóng mang số 29 kết hợp hiệu chỉnh pha dư thừa đã giúp khôi phục hoàn toàn ma trận ảnh 256x256 pixel ở phía thu. Hình ảnh tái tạo giữ nguyên độ sắc nét 8 bit trên từng pixel với tỷ lệ lỗi bit BER tiệm cận mức 0% trong môi trường truyền dẫn cáp kiểm thử.

Thảo luận kết quả

Thành công của hệ thống bắt nguồn từ việc kết hợp chặt chẽ giữa thuật toán tự tương quan trễ và kiến trúc phần cứng chuyên dụng. Cấu trúc bộ nhớ đệm FIFO với tỷ số xung nhịp đọc ghi 4/5 tạo ra khoảng trống thời gian chính xác để chèn và xóa 16 mẫu tiền tố vòng CP, loại bỏ hoàn toàn nhiễu ISI. Việc sử dụng 3 bộ nhân DSP48E và 5 bộ cộng trừ cho phép thực hiện phép nhân số phức liên hợp trong cửa sổ trượt 32 mẫu với độ trễ tính toán nhỏ hơn 1 chu kỳ ký hiệu.

Trên màn hình hiển thị của máy hiện sóng, dữ liệu thực nghiệm được trình bày trực quan qua biểu đồ dạng sóng 4 kênh: kênh 1 hiển thị tín hiệu tự tương quan trễ, kênh 2 là dạng sóng công suất trung bình, kênh 3 mô tả ngưỡng so sánh tối ưu và kênh 4 thể hiện xung kích hoạt vùng quan tâm ROI. Kết quả đo kiểm chứng minh biên độ tín hiệu thu sau khi qua bộ Rotation CORDIC đã trùng khớp hoàn toàn với tín hiệu gốc phát đi. So với các giải pháp xử lý thuần phần mềm trên bộ vi xử lý DSP truyền thống vốn có độ trễ lớn, mô hình phần cứng FPGA mang lại tốc độ xử lý song song vượt trội, đáp ứng yêu cầu xử lý thời gian thực của các hệ thống truyền dẫn băng rộng.

Đề xuất và khuyến nghị

Nhằm tối ưu hóa và đưa kết quả nghiên cứu vào ứng dụng thực tiễn trong công nghiệp viễn thông, các giải pháp kỹ thuật cụ thể được đề xuất như sau:

Nâng cấp nền tảng phần cứng lên các dòng vi mạch FPGA cao cấp như Xilinx Virtex-6 hoặc Kintex-7. Mục tiêu hướng tới là mở rộng băng thông lấy mẫu từ 12 MHz lên 20 MHz và nâng tốc độ dữ liệu từ 6 Mb/s lên mức chuẩn 54 Mb/s của giao thức IEEE 802.11a. Thời gian thực hiện dự kiến trong vòng 6 đến 12 tháng do đội ngũ kỹ sư thiết kế phần cứng viễn thông phụ trách.

Triển khai cấu trúc đa ăng-ten MIMO-OFDM kết hợp phân bổ động nhiều sóng mang Pilot thay vì chỉ dùng 1 Pilot cố định. Giải pháp này nhằm mục tiêu tăng hiệu suất sử dụng phổ lên gấp 2 đến 4 lần và giảm tỷ lệ lỗi bit BER xuống dưới mức một phần trăm nghìn trong môi trường pha đinh Rayleigh di động. Lộ trình triển khai kéo dài 9 tháng bởi nhóm chuyên gia xử lý tín hiệu số.

Tích hợp bộ lọc nội suy Gardner hoàn chỉnh trên cấu trúc đa thức Farrow trong kênh truyền số. Mục tiêu kỹ thuật là giảm thiểu hiện tượng trôi pha lấy mẫu xuống dưới 1% chu kỳ lấy mẫu ở các mức tốc độ ký hiệu rất cao. Thời gian thực hiện từ 3 đến 6 tháng do kỹ sư thiết kế mạch logic nhúng đảm nhiệm.

Mở rộng môi trường thử nghiệm truyền dẫn vô tuyến ngoài trời qua các cự ly truyền sóng trên 1 km. Mục tiêu là kiểm chứng khả năng thích ứng của tiền tố vòng CP đối với các môi trường có trải trễ lớn hơn 8 micro giây. Thời gian thử nghiệm dự kiến 12 tháng dưới sự hợp tác giữa các viện nghiên cứu và nhà khai thác mạng di động.

Đối tượng nên tham khảo luận văn

Nội dung luận văn mang lại giá trị học thuật và thực tiễn sâu sắc cho bốn nhóm đối tượng chuyên môn:

Kỹ sư thiết kế vi mạch FPGA và phần cứng viễn thông có thể khai thác trực tiếp các sơ đồ khối kiến trúc phần cứng, cách thức tối ưu hóa bộ nhớ FIFO RAMB36, thuật toán CORDIC và cấu trúc bộ nhân DSP48E để rút ngắn thời gian phát triển các modem số.

Học viên cao học và nghiên cứu sinh chuyên ngành Kỹ thuật Điện tử - Viễn thông sẽ tìm thấy khung lý thuyết toán học hoàn chỉnh về kỹ thuật ghép kênh OFDM, mô hình toán học giải quyết độ lệch tần số CFO và phương pháp mô phỏng đồng mức bằng Xilinx System Generator.

Chuyên gia phát triển công nghệ vô tuyến định nghĩa bằng phần mềm SDR có thể áp dụng quy trình đồng bộ thô, đồng bộ tinh và cơ chế tách Pilot vào việc xây dựng các trạm thu phát sóng thông minh thế hệ mới.

Giảng viên và nghiên cứu viên tại các trường đại học kỹ thuật có thể sử dụng toàn bộ kịch bản mô phỏng truyền ảnh 256x256 pixel làm tài liệu thực hành mẫu cho các môn học Xử lý tín hiệu số nâng cao và Thông tin vô tuyến băng rộng.

Câu hỏi thường gặp

Kỹ thuật OFDM bị ảnh hưởng như thế nào bởi độ lệch tần số sóng mang CFO? Độ lệch tần số sóng mang gây ra hiện tượng dịch pha liên tục theo thời gian, phá vỡ tính trực giao giữa các sóng mang con và làm xuất hiện nhiễu xuyên kênh ICI nghiêm trọng. Khi độ lệch pha gia tăng theo công thức toán học, chòm sao tín hiệu QPSK bị xoay góc, dẫn đến tỷ lệ lỗi bit tăng vọt nếu không được bù tần số kịp thời.

Tại sao tiền tố vòng Cyclic Prefix dài 16 mẫu lại ngăn chặn được nhiễu ISI? Tiền tố vòng sao chép 16 mẫu ở phần đuôi đưa lên đầu ký hiệu để tạo khoảng đệm thời gian dài hơn trải trễ cực đại của kênh truyền đa đường. Cơ chế này biến phép tích chập tuyến tính thành tích chập vòng, giúp tín hiệu không bị chồng lấn giữa các ký hiệu liền kề và duy trì trọn vẹn khung 64 điểm biến đổi IFFT.

Ngưỡng tối ưu 0,7 trong bộ phát hiện gói tin được lựa chọn dựa trên cơ sở nào? Giá trị ngưỡng 0,7 là điểm cân bằng tối ưu giữa việc giảm thiểu xác suất báo động giả và hạn chế tối đa nguy cơ bỏ sót gói tin. Khi tỷ số giữa bình phương hàm tự tương quan trễ và bình phương công suất trung bình vượt qua 0,7, hệ thống phát hiện chính xác chuỗi STS 16 mẫu ngay cả khi có tạp âm kênh.

Thuật toán CORDIC đóng vai trò gì trong việc khôi phục tín hiệu phía thu? Thuật toán CORDIC giải quyết bài toán tính toán lượng giác phức tạp trên phần cứng chỉ bằng các phép dịch bit và cộng trừ. Chế độ Translation xác định chính xác góc lệch pha từ tọa độ vector thu, còn chế độ Rotation thực hiện quay vector để triệt tiêu sai số tần số mà không cần dùng bảng tra hàm sin hoặc cosin đắt đỏ.

Sự khác biệt cốt lõi giữa đồng bộ thời gian thô và đồng bộ thời gian tinh là gì? Đồng bộ thô sử dụng hàm tự tương quan trễ của chuỗi huấn luyện ngắn STS 16 mẫu để xác định vùng quan tâm ROI. Ngược lại, đồng bộ tinh sử dụng phép tương quan chéo giữa tín hiệu thu với chuỗi giả ngẫu nhiên PN đã biết để định vị chính xác vị trí mẫu đầu tiên của ký hiệu dài LTS 64 mẫu.

Kết luận

Luận văn đã hoàn thành xuất sắc các mục tiêu nghiên cứu thông qua những đóng góp trọng tâm:

  • Xây dựng thành công mô hình toán học và cấu trúc phần cứng hoàn chỉnh cho hệ thống thu phát OFDM với biến đổi IFFT 64 điểm và tiền tố vòng CP 16 mẫu.
  • Hiện thực hóa bộ phát hiện gói tin tin cậy với ngưỡng tối ưu 0,7, khoanh vùng chính xác cửa sổ quan tâm ROI.
  • Ứng dụng hiệu quả thuật toán CORDIC để ước lượng và hiệu chỉnh triệt để độ lệch tần số sóng mang tại trung tần 12 MHz.
  • Triển khai xuất sắc giải thuật đồng bộ thời gian hai bước gồm đồng bộ thô và đồng bộ tinh kết hợp tách Pilot ở sóng mang số 29.
  • Thực nghiệm thành công việc truyền nhận ma trận ảnh 256x256 pixel với tốc độ 6 Mb/s trên FPGA Virtex-4 đạt độ tin cậy tuyệt đối.

Kế hoạch phát triển tiếp theo sẽ tập trung vào việc nâng cấp thuật toán lên nền tảng FPGA thế hệ mới, mở rộng băng thông lên 20 MHz và đánh giá hiệu năng trên kênh truyền vô tuyến di động ngoài trời. Các nhà nghiên cứu và kỹ sư quan tâm có thể ứng dụng trực tiếp kiến trúc này để phát triển các modem truyền thông băng rộng thời gian thực.