Bối cảnh và vấn đề nghiên cứu

Sự phát triển nhanh chóng của khoa học kỹ thuật trong lĩnh vực Điện - Điện tử đã thúc đẩy nhu cầu đổi mới phương pháp giảng dạy và học tập tại các trường đại học kỹ thuật. Môn học "Vi mạch số" giữ vai trò cốt lõi trong chương trình đào tạo kỹ sư, cử nhân ngành Điện - Điện tử, trang bị các kiến thức nền tảng về cấu trúc phần cứng, cổng logic và các mạch tích hợp số. Tuy nhiên, việc tiếp cận môn học đòi hỏi người học không chỉ dừng lại ở lý thuyết thuần túy mà phải kết hợp chặt chẽ với thực hành lắp mạch thực tế hoặc khảo sát trực quan thông qua các phần mềm mô phỏng chuyên dụng trên máy tính.

Nhằm đáp ứng yêu cầu nâng cao chất lượng đào tạo và đa dạng hóa đồ dùng dạy học cho cán bộ giảng dạy, đề tài đồ án tốt nghiệp "Biên soạn giáo trình điện tử môn Vi mạch số" được thực hiện bởi sinh viên Phạm Huỳnh Đại Thắng và Trần Quốc Trung dưới sự hướng dẫn của thầy Nguyễn Việt Hùng tại Khoa Điện, Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh (hoàn thành tháng 07/2003).

Mục tiêu và nhiệm vụ nghiên cứu của đồ án bao gồm:

  1. Hệ thống hóa các khối kiến thức trọng tâm, cốt lõi của môn học Vi mạch số theo chuẩn chương trình đào tạo đại học.
  2. Xây dựng tài liệu học tập điện tử kết hợp giữa thuyết minh lý thuyết và các bài mô phỏng mạch điện tử thực tế, phục vụ tự học và giảng dạy.
  3. Ứng dụng công nghệ thông tin thông qua việc thiết kế giao diện Web, ghi đĩa dữ liệu và tải bài giảng lên mạng nhằm tạo nền tảng học tập trực quan cho sinh viên các khóa sau.

Đối tượng nghiên cứu của đề tài là hệ thống các linh kiện, cổng logic, mạch tuần tự, mạch tổ hợp và các vi mạch số chuyên dụng (họ TTL, CMOS, mạch đếm, mạch giải mã, mạch số học). Phạm vi nghiên cứu tập trung vào 5 chuyên đề lý thuyết và thực hành mô phỏng cốt lõi, được thực hiện trong khung thời gian 8 tuần tại Trường Đại học Sư phạm Kỹ thuật TP.HCM.

Cơ sở lý luận và phương pháp thực hiện

Đề tài kết hợp giữa lý luận nghiên cứu khoa học sư phạm kỹ thuật và các phương pháp kỹ thuật số thực nghiệm:

  • Cơ sở lý luận sư phạm và nghiên cứu khoa học: Quá trình nghiên cứu quán triệt nguyên lý gắn liền nhận thức với thực tiễn; đề tài được thiết kế mang tính vừa sức, phù hợp với năng lực của người nghiên cứu nhưng đảm bảo tính hệ thống, khoa học và khả năng ứng dụng thực tế vào công tác giảng dạy.
  • Phương pháp phân tích và tổng hợp tài liệu: Thu thập, chọn lọc và hệ thống hóa kiến thức từ giáo trình chuyên ngành, tài liệu tra cứu thông số kỹ thuật (data sheet) của các nhà sản xuất vi mạch số và tài liệu phương pháp giảng dạy kỹ thuật.
  • Phương pháp mô phỏng thực nghiệm: Sử dụng các phần mềm chuyên ngành gồm CircuitMaker và Electronics Workbench để thiết kế sơ đồ nguyên lý, kiểm chứng bảng trạng thái (bảng sự thật), phân tích dạng sóng ngõ vào/ngõ ra thông qua các thiết bị đo ảo như máy phân tích logic (Logic Analyzer) và bộ chuyển đổi logic (Logic Converter).
  • Kế hoạch phân bổ tiến độ (8 tuần):
Tuần thực hiện Nội dung công việc
Tuần 1 - Tuần 2 Lựa chọn đề tài, xác định mục tiêu, chính xác hóa tên đề tài và xây dựng đề cương chi tiết đồ án.
Tuần 3 - Tuần 4 Thu thập dữ kiện, tra cứu tài liệu chuyên ngành vi mạch số và thông số kỹ thuật các IC.
Tuần 5 - Tuần 7 Biên soạn nội dung lý thuyết, thiết kế các mạch mô phỏng, xây dựng website bài giảng, ghi đĩa CD và tải dữ liệu lên hệ thống mạng.
Tuần 8 Rà soát, hiệu chỉnh, hoàn tất văn bản thuyết minh và nộp đồ án tốt nghiệp.

Thiết kế và triển khai giáo trình điện tử

Giáo trình điện tử được xây dựng thành một hệ thống học liệu đa phương tiện, tích hợp giữa nội dung lý thuyết, sơ đồ chân linh kiện thực tế và các mô hình thí nghiệm ảo:

  • Cấu trúc dữ liệu: Giáo trình chia thành hai phần chính gồm Phần A (Phần giới thiệu: Dẫn nhập và Cơ sở lý luận) và Phần B (Phần nội dung: 5 chương chuyên môn và phần Kết luận - Hướng phát triển).
  • Môi trường mô phỏng tương tác:
    • Sử dụng CircuitMaker để khảo sát hoạt động thời gian thực của các cổng logic, Flip-Flop, mạch chốt chống dội và mạch đếm thông qua hệ thống công tắc logic (Switch), đèn chỉ thị (LED) và đồng hồ xung Clock.
    • Sử dụng Electronics Workbench để phân tích giản đồ thời gian, đo thời gian trễ truyền đạt, kiểm tra bảng trạng thái tự động bằng công cụ Logic Converter và Logic Analyzer.
  • Hình thức đóng gói và triển khai: Toàn bộ nội dung giáo trình được lập trình và đóng gói dưới dạng các trang Web tĩnh/động liên kết, ghi vào đĩa CD-ROM phục vụ việc phân phối và đưa lên mạng nội bộ để giảng viên, sinh viên truy cập trực tiếp trong quá trình dạy và học.

Nội dung chính theo từng chương

Phần A: Giới thiệu và Cơ sở lý luận

  • Chương 1 (Dẫn nhập): Đặt vấn đề về nhu cầu đổi mới thiết bị dạy học trong ngành Điện - Điện tử; xác định mục đích, giới hạn đề tài với 5 chương kiến thức nền tảng và lập tiến độ 8 tuần triển khai.
  • Chương 2 (Cơ sở lý luận): Phân tích các yếu tố cấu thành hoạt động nghiên cứu khoa học; vai trò của kiến thức, năng lực nghiên cứu, vốn ngoại ngữ khi khảo sát tài liệu quốc tế và sự tương tác giữa yêu cầu thực tiễn đối với phát triển khoa học.

Phần B - Chương 1: Giới thiệu về vi mạch và cổng logic

Chương 1 hệ thống hóa toàn bộ các thông số kỹ thuật đặc trưng của vi mạch số và nguyên lý của các phần tử logic cơ bản:

  • Các thông số kỹ thuật vi mạch: Định nghĩa mức logic (0 và 1); trễ truyền đạt ($t_{pHL}, t_{pLH}$); công suất tiêu tán và công suất điều khiển; độ ổn định nhiễu (chiếm từ 10% đến 50% điện áp cung cấp); hệ số tải ngõ vào (fan-in) và hệ số tải ngõ ra (fan-out); dải nhiệt độ hoạt động tiêu chuẩn từ -55°C đến 125°C.
  • Công nghệ chế tạo vi mạch:
    • Công nghệ đơn cực: PMOS (kênh P, tần số hoạt động thấp khoảng 1 MHz, nguồn 3V - 15V, không tương thích TTL); NMOS (kênh N, tốc độ cao hơn PMOS hàng chục lần, tương thích TTL); CMOS (kết hợp kênh P và N, công suất tiêu tán cực thấp, dải nguồn 3V - 15V, trễ 30 - 100 ns, độ ổn định nhiễu 45% nguồn cung cấp, khả năng kéo tải 50).
    • Công nghệ lưỡng cực: ECL (Emitter Coupled Logic, transistor làm việc ở chế độ không bão hòa, tốc độ rất cao với trễ 1 - 3 ns, công suất tiêu tán 40 - 60 mW, nguồn -5.2V, mức logic 0 = -1.75V và 1 = -0.9V); I2L (Integrated Injection Logic, mật độ tích hợp cao, công suất nhỏ); TTL (Transistor-Transistor Logic, làm việc ở chế độ bão hòa, nguồn nuôi 5V $\pm$ 10%, trễ 10 ns, công suất tiêu tán 10 mW, mức logic 0: 0 - 0.8V, mức 1: 2.4 - 5V, khả năng kéo tải 10).
  • Phân loại mức độ tích hợp: SSI (thập niên 1960, vài chục cổng/IC như 7400, 7406); MSI (hàng trăm cổng/IC như bộ giải mã, dồn kênh); LSI (hàng nghìn transistor và hàng trăm cổng logic); VLSI (hàng vạn transistor và vài nghìn cổng logic như các bộ vi xử lý 6800, Z8000).
  • Cổng logic cơ bản và IC tương ứng: Khảo sát bảng trạng thái, phương trình logic, sơ đồ chân và mô phỏng hoạt động của 7 loại cổng logic: AND (IC 7408, 7411), OR (IC 7432), NOT (IC 7404), NAND (IC 7403), NOR (IC 7402), EX-OR (IC 7486), EX-NOR. Khảo sát việc biến đổi tương đương các cổng logic từ tổ hợp NAND hoặc NOR.
  • Đại số Boole và phương pháp tối thiểu hóa: Trình bày 12 định lý đại số Boole, định lý De Morgan ($\overline{A+B+C} = \bar{A}\bar{B}\bar{C}$; $\overline{ABC} = \bar{A}+\bar{B}+\bar{C}$); phương pháp rút gọn hàm logic bằng bìa Karnaugh từ 2 đến 4 biến cho dạng tổng các tích (SOP) và tích các tổng (POS); áp dụng thiết kế mạch chống trộm dùng cảm biến hồng ngoại.
  • Hệ thống số và mã hóa: Cơ số và quy tắc chuyển đổi giữa các hệ đếm: Nhị phân (Binary), Bát phân (Octal), Thập lục phân (Hexa), mã BCD, mã Excess-3, mã Gray; mô phỏng mạch đếm tạo mã dùng IC 7490, 7493, 74193.

Phần B - Chương 2: Flip Flop

Chương 2 trình bày chi tiết về các phần tử nhớ nhị phân và mạch tuần tự cơ bản:

  • Mạch chốt (Latch): Mạch chốt RS dùng cổng NAND và cổng NOR, phân tích các trạng thái xác định và trạng thái cấm ($S=R=0$ ở mạch NAND hoặc $S=R=1$ ở mạch NOR); ứng dụng mạch chốt RS làm mạch chống dội phím (switch debounce). Mạch chốt D dùng ngõ vào cho phép Enable ($E$).
  • Xung đồng hồ và cơ chế kích: Phân loại kích theo mức (cao/thấp) và kích theo cạnh (cạnh lên/cạnh xuống); thiết kế mạch thu hẹp xung đồng hồ (2 - 5 ns).
  • Các loại Flip Flop có xung Clock:
    • RS Flip-Flop: Bảng trạng thái và sơ đồ kích cạnh.
    • JK Flip-Flop: Cấu tạo chuyển đổi từ RS-FF, loại bỏ trạng thái cấm, khi $J=K=1$ ngõ ra đảo trạng thái ($Q = \bar{Q}_0$); khảo sát IC tích hợp 2 bộ JK-FF 74112.
    • D Flip-Flop: Đặc tính truyền dữ liệu $Q = D$ tại sườn xung CK; chuyển đổi từ RS-FF và JK-FF sang D-FF; khảo sát IC 74175 (4 D-FF), 74164 (thanh ghi dịch 8 bit); ứng dụng truyền dữ liệu song song 4 bit, mạch đèn sáng dần/tắt dần và dịch điểm sáng xen kẽ.
    • T Flip-Flop: Mạch lật trạng thái khi $T=1$; chế tạo từ JK-FF; ứng dụng làm mạch chia tần số (chia 50 Hz và 30 Hz xuống 1 Hz).
  • Ngõ vào không đồng bộ: Khảo sát ngõ đặt trước Preset ($Pr$) và xóa Clear ($Cl$), hoạt động độc lập với xung clock để cưỡng bức trạng thái ban đầu của Flip-Flop.
  • Thông số thời gian trong Data Sheet: Định nghĩa và khoảng giá trị của thời gian thiết lập ($t_s = 5 \div 50$ ns), thời gian giữ ($t_h = 0 \div 10$ ns), thời gian trễ truyền ($t_{pLH}, t_{pHL} = \text{vài ns} \div 1\ \mu\text{s}$), tần số xung Clock cực đại ($f_{max}$), thời gian quá độ của xung clock ($< 50$ ns đối với TTL, $< 200$ ns đối với CMOS).

Phần B - Chương 3: Mạch đếm và thanh ghi

  • Mạch đếm không đồng bộ (Asynchronous / Ripple Counter):
    • Nguyên lý: Ngõ ra của FF tầng trước làm ngõ vào xung Clock cho FF tầng liền sau.
    • Mạch đếm lên, đếm xuống, đếm lên/xuống 4 bit Mod-16 dùng JK-FF.
    • Phương pháp thiết kế mạch đếm Mod-$X$ bất kỳ ($X < 2^N$): Quy trình 3 bước (chọn số FF thỏa $2^N > X$, nối ngõ ra cổng NAND đến chân Clear, xác định trạng thái logic mức 1 tại giá trị $X$ đưa vào cổng NAND) để thiết kế mạch đếm Mod-10, Mod-6, Mod-50.
    • Ảnh hưởng của trễ truyền đạt: Chu kỳ xung Clock tối thiểu phải thỏa điều kiện $T_{CK} \ge N \cdot t_{pd}$ để tránh lỗi đếm gợn sóng ở tần số cao.
    • Khảo sát các IC đếm không đồng bộ: TTL (7493/74LS93 đếm nhị phân 4 bit 42 MHz, 7490/74LS90 đếm BCD 42 MHz, 74196 70 MHz, 74390, 74293); CMOS (CD4024 7 bit, CD4040B 12 bit).
  • Mạch đếm đồng bộ (Synchronous Counter):
    • Nguyên lý: Tất cả các Flip-Flop nhận chung một xung Clock điều khiển đồng thời, các ngõ vào điều khiển $J, K$ được điều khiển bằng mạng logic từ ngõ ra của các tầng trước đó.
    • Mạch đếm lên đồng bộ: Thời gian trễ toàn mạch chỉ bằng trễ 1 FF cộng trễ các cổng AND ($t_{delay} = t_{pd(FF)} + (N-2)t_{pd(AND)}$), cho phép hoạt động ở tần số cao hơn nhiều so với mạch đếm không đồng bộ.
    • Mạch đếm xuống đồng bộ, mạch đếm lên/xuống 3 bit đồng bộ.
  • Mạch đếm đặt trước được (Presettable Counter):
    • Nguyên lý nạp song song dữ liệu ban đầu qua chân nạp dữ liệu Parallel Load ($PL/LD$).
    • Khảo sát IC 74193: Vi mạch đếm nhị phân 4 bit lên/xuống đồng bộ có 2 chân xung Clock riêng biệt ($CK_U, CK_D$), chân xóa Master Reset ($MR$), chân nạp song song ($PL$), các ngõ ra nhớ đếm lên $TC_U$ (Terminal Count Up / Carry) và mượn đếm xuống $TC_D$ (Terminal Count Down / Borrow) phục vụ việc ghép nối tầng mở rộng.
  • Thanh ghi và mạch đếm vòng: Khảo sát nguyên lý lưu trữ, dịch chuyển dữ liệu nhị phân và cấu trúc mạch đếm vòng (Ring Counter).

Phần B - Chương 4: Mạch số học

  • Phương pháp biểu diễn số học nhị phân có dấu: Dạng số bù 1 và số bù 2. Quy tắc chuyển đổi và các trường hợp cộng/trừ trong hệ thống số bù 2 (hai số dương, số dương lớn hơn số âm, số dương nhỏ hơn số âm, hai số âm, hai số đối nhau).
  • Mạch cộng nhị phân: Mạch cộng bán phần (Half Adder), mạch cộng toàn phần (Full Adder) 1 bit và ghép tầng nhiều bit.
  • Mạch trừ nhị phân: Mạch trừ bán phần 1 bit, mạch trừ toàn phần 1 bit và mạch trừ nhiều bit.
  • Mạch thực hiện phép nhân và phép chia nhị phân.
  • Mạch cộng mã BCD: Quy tắc hiệu chỉnh cộng thêm $6\ (0110_2)$ khi tổng hai số BCD lớn hơn 9 hoặc khi xuất hiện số nhớ sang hàng kế tiếp.

Phần B - Chương 5: Họ vi mạch MSI

  • Mạch giải mã (Decoder): Giải mã phân đường, giải mã BCD sang thập phân (4 đường sang 10 đường). Mạch giải mã BCD sang LED 7 đoạn khảo sát trên IC 7447.
  • Mạch mã hóa (Encoder): Mạch mã hóa ưu tiên thập phân sang BCD khảo sát trên IC 74147, mạch mã hóa bằng ma trận cổng logic.
  • Mạch đa hợp (Multiplexer - MUX): Nguyên lý dồn kênh dữ liệu nhiều đường vào một đường ra dựa trên các ngõ chọn địa chỉ; khảo sát các IC MUX thông dụng.
  • Mạch giải đa hợp (Demultiplexer - DEMUX): Nguyên lý phân kênh dữ liệu từ một đường vào ra nhiều đường; khảo sát các ứng dụng thực tế của DEMUX trong truyền dẫn số.

Kết quả và đóng góp

Đồ án đã tổng hợp và chuẩn hóa các thông số kỹ thuật cốt lõi của các công nghệ vi mạch số:

Tiêu chí kỹ thuật Công nghệ CMOS Công nghệ TTL Công nghệ ECL
Điện áp nguồn nuôi ($V_{CC}$) 3V – 15V 5V $\pm$ 10% $\approx -5.2\text{V}$
Thời gian trễ truyền đạt ($t_{pd}$) 30 – 100 ns $\approx 10\text{ ns}$ 1 – 3 ns
Công suất tiêu tán Rất nhỏ ($\approx 0\text{ mW}$) $\approx 10\text{ mW}$ 40 – 60 mW
Độ ổn định nhiễu Cao (45% nguồn) Cao (10% – 50% nguồn) Cao
Khả năng tải (Fan-out) 50 10 10 – 25
Mức điện áp logic Mức 0 = 0V; Mức 1 = $V_{DD}$ Mức 0 = 0 – 0.8V; Mức 1 = 2.4 – 5V Mức 0 = -1.75V; Mức 1 = -0.9V

Đồ án đóng góp vào công tác đào tạo các nội dung sau:

  • Xây dựng hoàn chỉnh tài liệu giáo trình điện tử môn Vi mạch số gồm 5 chương kiến thức chuẩn mực, bao quát từ cổng logic đơn giản đến các mạch tích hợp quy mô vừa (MSI).
  • Số hóa và mô phỏng trực quan hàng chục sơ đồ mạch thực nghiệm trên hai phần mềm CircuitMaker và Electronics Workbench, cung cấp đầy đủ bảng trạng thái, giản đồ xung thời gian thực, giúp người học dễ dàng đối chiếu lý thuyết với hoạt động phần cứng.
  • Tạo ra bộ công cụ học liệu điện tử (Website/CD-ROM) hỗ trợ giảng viên đổi mới phương pháp giảng dạy và cung cấp tài liệu tự học có tính sư phạm cao cho sinh viên kỹ thuật.

Hạn chế và hướng nghiên cứu tiếp

  • Hạn chế: Do thời gian thực hiện đồ án giới hạn trong 8 tuần, khối lượng kiến thức tập trung vào 5 chương cơ bản của vi mạch số SSI/MSI; các mạch mô phỏng được xây dựng trên nền tảng phần mềm của năm 2003 (CircuitMaker, Electronics Workbench) nên chưa tích hợp các công cụ thiết kế phần cứng mô tả ngôn ngữ hiện đại.
  • Hướng phát triển:
    • Mở rộng nội dung giáo trình sang các họ vi mạch tích hợp quy mô lớn (LSI, VLSI), vi mạch khả trình (PLD, CPLD, FPGA).
    • Phát triển hệ thống bài tập trắc nghiệm và thí nghiệm tương tác trực tuyến trên nền Web.
    • Nâng cấp các mô hình mô phỏng lên các phiên bản phần mềm tự động hóa thiết kế điện tử (EDA) thế hệ mới.

Giá trị tham khảo

  • Đối tượng sử dụng: Đề tài là tài liệu tham khảo trực tiếp cho cán bộ giảng dạy và sinh viên thuộc các chuyên ngành Kỹ thuật Điện, Kỹ thuật Điện tử, Tự động hóa và Sư phạm Kỹ thuật.
  • Các nội dung có giá trị ứng dụng cao:
    • Tài liệu tra cứu chi tiết về sơ đồ chân, cấu tạo bên trong và bảng chân trị của các dòng IC logic họ 74xx (7400, 7402, 7404, 7408, 7411, 7432, 7447, 7486, 7490, 7493, 74112, 74147, 74164, 74175, 74193, 74293).
    • Quy trình thiết kế mạch đếm Mod-$N$ bất kỳ và các giải pháp chống dội phím cơ học bằng mạch chốt RS.
    • Phương pháp xây dựng bài giảng điện tử kết hợp mô phỏng thí nghiệm ảo phục vụ đào tạo kỹ thuật.

Câu hỏi thường gặp

1. Đồ án khảo sát và so sánh các họ công nghệ chế tạo vi mạch nào?
Đồ án khảo sát hai nhóm công nghệ chính: công nghệ đơn cực (gồm PMOS, NMOS, CMOS) và công nghệ lưỡng cực (gồm ECL, I2L, TTL). Đồ án cung cấp các thông số định lượng cụ thể về thời gian trễ, công suất tiêu tán, khả năng tải và dải điện áp cung cấp của từng họ.

2. Quy trình thiết kế mạch đếm không đồng bộ có hệ số đếm Mod-$X$ ($X < 2^N$) được thực hiện như thế nào?
Quy trình gồm 3 bước:

  • Bước 1: Tìm số lượng Flip-Flop ($N$) nhỏ nhất thỏa mãn điều kiện $2^N > X$.
  • Bước 2: Mắc ngõ ra của một cổng NAND vào các chân xóa bất đồng bộ ($CLR$) của tất cả các Flip-Flop.
  • Bước 3: Xác định các ngõ ra $Q$ ở mức logic 1 khi mạch đạt tới trạng thái đếm $X$ và nối các ngõ ra này vào các ngõ vào của cổng NAND để tự động reset mạch về 0.

3. Mạch chốt RS được ứng dụng giải quyết vấn đề kỹ thuật nào trong thực tế?
Mạch chốt RS (dùng cổng NAND hoặc NOR) được ứng dụng làm mạch công tắc chống dội (switch debouncing). Khi các tiếp điểm cơ học bị rung/dội đóng ngắt nhiều lần trong thời gian ngắn (vài chục mili-giây), mạch chốt giữ trạng thái logic ngõ ra ổn định và chỉ chuyển đổi trạng thái một lần duy nhất.

4. Vi mạch đếm 74193 có những đặc tính kỹ thuật nổi bật nào?
IC 74193 là vi mạch đếm nhị phân 4 bit đồng bộ lên/xuống có thể đặt trước dữ liệu. IC có hai ngõ vào xung Clock riêng biệt ($CK_U$ để đếm lên, $CK_D$ để đếm xuống kích cạnh lên), ngõ nạp song song bất đồng bộ ($PL$), ngõ xóa chính ($MR$) và hai ngõ ra báo tràn/mượn ($TC_U, TC_D$) để ghép nối tầng đếm nhiều bit.

5. Sản phẩm giáo trình điện tử của đồ án được đóng gói dưới những định dạng nào?
Sản phẩm được biên soạn dưới dạng hệ thống trang Web bài giảng điện tử tương tác, tích hợp các sơ đồ mạch mô phỏng từ phần mềm CircuitMaker và Electronics Workbench, được ghi vào đĩa CD-ROM và xuất bản lên hệ thống mạng phục vụ truy cập học tập.

Kết luận

Đồ án tốt nghiệp "Giáo trình điện tử môn Vi mạch số" của sinh viên Phạm Huỳnh Đại Thắng và Trần Quốc Trung tại Trường Đại học Sư phạm Kỹ thuật TP.HCM đã hoàn thành việc hệ thống hóa toàn diện các kiến thức trọng tâm từ cổng logic, Flip-Flop, mạch đếm đến các vi mạch MSI. Bằng việc kết hợp nhuần nhuyễn giữa phương pháp sư phạm kỹ thuật và các công cụ mô phỏng điện tử hiện đại, đồ án đã tạo ra một sản phẩm học liệu điện tử trực quan, có độ chính xác cao về mặt kỹ thuật. Đây là tài liệu tham khảo hữu ích, hỗ trợ đắc lực cho công tác giảng dạy của giảng viên và hoạt động tự nghiên cứu của sinh viên ngành Điện - Điện tử.