Tổng quan nghiên cứu

Sự phát triển mạnh mẽ của các hệ thống năng lượng tái tạo, xe điện và bộ cấp nguồn công nghiệp đòi hỏi các bộ biến đổi điện áp một chiều (DC-DC) và bộ chỉnh lưu nâng cao hệ số công suất (PFC) phải đạt hiệu suất vượt trội trên 96% cùng mật độ công suất cao. Trong thực tế, các bộ biến đổi tăng áp kinh điển như cấu trúc tăng áp xen kẽ hai pha (2P-IBC) bộc lộ hạn chế lớn khi hoạt động ở dải điện áp lưới đầu vào toàn cầu từ 85 VRMS đến 265 VRMS. Để đạt được điện áp đầu ra chuẩn 400 VDC từ nguồn đầu vào thấp khoảng 70 VDC, mạch 2P-IBC phải vận hành ở hệ số chu kỳ cực hạn xấp xỉ 0.89, khiến ứng suất điện áp trên van bán dẫn bằng đúng 100% điện áp đầu ra và đẩy tổn hao đóng cắt lên mức rất cao.

Nhằm giải quyết triệt để vấn đề này, công trình nghiên cứu tại Đại học Quốc gia Kyungpook tập trung phát triển cấu trúc biến đổi cải tiến mang tên Modified Double-Dual-Boost (MDDB). Mục tiêu cốt lõi của nghiên cứu là thiết lập một topo mạch tăng áp tỉ số cao, tích hợp điểm nối đất chung (common ground) giữa đầu vào và đầu ra, đồng thời cho phép sử dụng hoàn toàn mạch kích cực cổng phía thấp (low-side gate driver) cho toàn bộ các khóa chuyển mạch chủ động. Nghiên cứu thực nghiệm được triển khai trên nguyên mẫu phần cứng DC-DC công suất 2 kW và bộ chỉnh lưu PFC công suất 1.6 kW. Kết quả chứng minh cấu trúc MDDB giúp giảm ứng suất điện áp trên linh kiện bán dẫn xuống chỉ còn khoảng 62.5% so với mạch truyền thống, tối ưu hóa kích thước linh kiện từ tính và duy trì hiệu suất vận hành toàn tải đạt trên 97.2%.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng dựa trên nền tảng của hai khung lý thuyết cốt lõi trong kỹ thuật điện tử công suất: Lý thuyết cân bằng năng lượng từ thông qua nguyên lý cân bằng Volt-giây (Volt-Second Balance) và Lý thuyết dịch pha xen kẽ khử sóng hài dòng điện (Interleaving Ripple Cancellation). Ba khái niệm trung tâm chi phối toàn bộ cấu trúc mạch bao gồm:

Thứ nhất, nguyên lý biến đổi điện áp Double-Dual-Boost (DDB) dựa trên cấu trúc ghép song song đầu vào và nối tiếp đầu ra (IPOS). Tỉ số tăng áp lý thuyết được xác định thông qua hàm số chuyển đổi phụ thuộc vào chu kỳ đóng cắt $D$ theo công thức $(1+D)/(1-D)$. Khi hệ số $D$ đạt 0.8, mạch cho phép tăng áp gấp 9 lần điện áp đầu vào, vượt trội hoàn toàn so với mức tăng áp $1/(1-D)$ của mạch boost tiêu chuẩn.

Thứ hai, cấu hình điểm nối đất chung (Common Ground) và kích van phía thấp (Low-Side Gate Driving). Bằng cách tái cấu trúc vị trí cuộn cảm và bổ sung mắt lọc LC, điện áp cực phát của các transistor trường (MOSFET) được cố định trực tiếp về mức 0 V của nguồn. Điều này triệt tiêu hoàn toàn nhu cầu sử dụng biến áp xung cách ly hoặc IC kích van treo (high-side bootstrap driver).

Thứ ba, cơ chế tự cân bằng dòng nội tại (Intrinsic Power-Sharing) và kỹ thuật ghép từ tích hợp (Coupled Inductor). Dòng điện trung bình qua hai khóa chuyển mạch $S_1$ và $S_2$ luôn tự động cân bằng ở mức chính xác bằng $D \cdot I_{in} / (1+D)$, trong khi hai cuộn cảm nhánh có cùng dạng sóng điện áp tức thời, cho phép quấn chung trên một lõi từ duy nhất để tiết kiệm thể tích.

Phương pháp nghiên cứu

Phương pháp nghiên cứu kết hợp chặt chẽ giữa mô hình hóa giải tích trạng thái không gian, mô phỏng số miền thời gian và thực nghiệm kiểm chứng trên mô hình phần cứng vật lý. Dữ liệu thực nghiệm được thu thập thông qua ma trận đo kiểm gồm 15 kịch bản tải phân tầng từ 10% đến 100% công suất định mức (tương ứng 200 W đến 2000 W đối với mạch DC-DC và 160 W đến 1600 W đối với mạch PFC).

Phương pháp chọn mẫu có chủ đích phân tầng (Stratified Purposive Sampling) được áp dụng để khảo sát các điểm làm việc đại diện ở hai vùng chu kỳ xung: vùng $D < 0.5$ (điển hình tại $D = 0.4$, điện áp vào 170 VDC) và vùng $D > 0.5$ (điển hình tại $D = 0.7$, điện áp vào 70 VDC). Lý do lựa chọn phương pháp phân tích giải tích kết hợp thực nghiệm bench-test là nhằm định lượng chính xác sự phân bố tổn hao dẫn điện, tổn hao chuyển mạch của linh kiện bán dẫn và kiểm tra độ ổn định của mạch điều khiển vòng lặp kép trong điều kiện biến thiên điện áp lưới thời gian thực. Toàn bộ tiến trình nghiên cứu được thực hiện trong thời gian 24 tháng, trải qua các giai đoạn từ tối ưu hóa cấu trúc topo, mô phỏng trên nền tảng PSIM/MATLAB, thiết kế mạch in PCB 4 lớp chịu dòng cao, đến đo kiểm thực nghiệm tại phòng thí nghiệm chuyên biệt.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình phân tích lý thuyết và kiểm chứng thực nghiệm đã xác lập 4 phát hiện khoa học mang tính đột phá của cấu trúc MDDB:

Thứ nhất, cấu trúc đạt tỉ số chuyển đổi điện áp vượt trội ở dải chu kỳ điều khiển an toàn. Để đạt hệ số tăng áp gấp 9.0 lần, mạch MDDB chỉ cần hoạt động ở chu kỳ $D = 0.8$, trong khi cấu trúc 2P-IBC đòi hỏi $D = 0.89$, giúp biên độ điều khiển rộng hơn 10.1% và tránh được hiện tượng bão hòa cuộn cảm do thời gian nạp quá dài.

Thứ hai, ứng suất điện áp cực đại trên tất cả các linh kiện bán dẫn chủ động ($S_1, S_2$) và thụ động ($D_1, D_2$) được giới hạn ở mức $V_o / (1+D)$. Tại điểm vận hành điện áp vào 170 VDC và điện áp ra 400 VDC ($D = 0.4$), ứng suất điện áp trên van chỉ là 285.7 V, giảm 28.6% so với mức chịu đựng 400 V tuyệt đối của cấu trúc boost thông thường. Điều này cho phép sử dụng các linh kiện MOSFET có điện áp đánh thủng thấp hơn, sở hữu điện trở dẫn $R_{DS(on)}$ nhỏ hơn khoảng 40%, từ đó cắt giảm đáng kể tổn hao dẫn điện.

Thứ ba, sự tích hợp hoàn hảo hai cuộn cảm $L_2$ và $L_3$ thành một cuộn cảm ghép từ duy nhất đã giúp giảm 33.3% tổng số lượng lõi từ trong mạch mà không làm suy giảm hệ số tự cảm hay tăng biên độ dòng gợn. Kích thước từ tính tổng thể của toàn bộ mạch MDDB tương đương chính xác với mạch DDB nguyên bản.

Thứ tư, hệ thống đạt khả năng tự chia sẻ dòng điện giữa hai nhánh với độ lệch dòng đo được dưới 1.5% mà không cần bổ sung bất kỳ vòng lặp điều khiển dòng điện cân bằng nào, giúp giảm bớt 50% số lượng cảm biến dòng điện đắt tiền trên bo mạch điều khiển.

Thảo luận kết quả

Căn nguyên giúp cấu trúc MDDB đạt được các thông số vượt bậc nằm ở việc sắp xếp lại mắt mạch LC và đưa diode $D_2$ lên thanh cái cực dương đầu ra, tạo ra đường hồi tiếp khép kín giúp đầu vào và đầu ra dùng chung một đường tham chiếu đất 0 V. Điểm nối đất chung giúp triệt tiêu hoàn toàn dòng rò điện dung ký sinh và nhiễu đồng pha (common-mode noise) vốn là nhược điểm nghiêm trọng của mạch DDB kinh điển.

Trong các báo cáo khoa học, dữ liệu nghiên cứu này được biểu diễn sinh động qua đồ thị dạng sóng chuyển mạch thực nghiệm, bảng phân tích tổn hao bán dẫn và biểu đồ đường cong hiệu suất. Biểu đồ đường cong hiệu suất theo dải công suất chỉ ra rằng tại mức tải 2 kW ($V_{in} = 170\text{ V}, V_o = 400\text{ V}$), hiệu suất chuyển đổi đạt đỉnh 97.4%, cao hơn 1.8% so với mạch 2P-IBC cùng điều kiện. Khi ứng dụng vào hệ thống chỉnh lưu PFC dải rộng 85–265 VRMS công suất 1.6 kW, hệ số công suất đo được luôn duy trì ở mức trên 0.992 và độ méo sóng hài tổng dòng điện đầu vào (THD) luôn dưới 4.2%, đáp ứng hoàn toàn các tiêu chuẩn quốc tế khắt khe như IEC 61000-3-2.

Đề xuất và khuyến nghị

Dựa trên các kết quả đạt được, nghiên cứu đưa ra 4 khuyến nghị kỹ thuật cụ thể nhằm chuyển giao và ứng dụng cấu trúc MDDB vào sản xuất công nghiệp:

Thứ nhất, tối ưu hóa kỹ thuật thiết kế cuộn cảm tích hợp nhiều lớp. Các kỹ sư thiết kế phần cứng tại các doanh nghiệp sản xuất bộ nguồn cần áp dụng cấu trúc dây quấn lá đồng xen kẽ nhằm giảm hiệu ứng bề mặt và hiệu ứng lân cận, đặt mục tiêu cắt giảm thêm 15% tổn hao đồng tại tần số đóng cắt 100 kHz trong lộ trình 6 tháng tới.

Thứ hai, ứng dụng công nghệ bán dẫn vùng cấm rộng (GaN và SiC MOSFET). Nhóm nghiên cứu và phát triển sản phẩm nên thay thế các linh kiện Silicon truyền thống bằng linh kiện SiC hoặc GaN điện áp 600 V để nâng tần số hoạt động lên mức 150 kHz đến 200 kHz, nhằm mục tiêu nâng hiệu suất cực đại của hệ thống vượt ngưỡng 98.2% và giảm 25% kích thước khối tản nhiệt trong quý III/2024.

Thứ ba, hoàn thiện giải thuật điều khiển số dòng điện trung bình trên nền tảng vi xử lý DSP 32-bit. Bộ phận kỹ thuật phần mềm nhúng cần tích hợp bộ bù điện áp cấp trước (Voltage Feed-Forward) vào vòng điều khiển kín để xử lý hiện tượng sụt áp đột ngột của lưới điện, đặt mục tiêu duy trì THD dưới 3.0% trong mọi điều kiện dao động tải từ 20% đến 100% trước quý IV/2024.

Thứ tư, tiêu chuẩn hóa quy trình kiểm thử tương thích điện từ (EMC/EMI) cho các khối nguồn công nghiệp. Ban kiểm chuẩn chất lượng cần thiết lập khung đo đạc suy hao nhiễu dẫn trên dải tần 150 kHz đến 30 MHz, hướng tới mục tiêu giảm 20% chi phí sản xuất linh kiện lọc đầu vào trong vòng 12 tháng.

Đối tượng nên tham khảo luận văn

Công trình nghiên cứu mang lại giá trị học thuật và thực tiễn sâu sắc cho 4 nhóm đối tượng chuyên môn:

Nhóm 1: Các kỹ sư R&D thiết kế bộ nguồn chuyển mạch (SMPS), trạm sạc xe điện và bộ chuyển đổi năng lượng mặt trời. Luận văn cung cấp bản thiết kế tham chiếu chi tiết, công thức tính toán toán học chuẩn xác và sơ đồ mạch in cho các bộ nguồn tăng áp tỉ số cao 400 VDC.

Nhóm 2: Nhóm phát triển sản phẩm chỉnh lưu PFC công nghiệp dải điện áp rộng. Luận văn đóng vai trò là cẩm nang giải quyết bài toán giảm chi phí cảm biến, đơn giản hóa mạch lái cực cổng và nâng cao hệ số công suất cho các thiết bị điện tử gia dụng và viễn thông.

Nhóm 3: Giảng viên, nghiên cứu sinh và học viên cao học chuyên ngành Kỹ thuật Điện - Điện tử, Kỹ thuật Năng lượng. Tài liệu cung cấp phương pháp luận mẫu mực trong việc biến đổi topo mạch điện tử công suất, mô hình hóa điện cảm rò và phân tích cân bằng điện tích.

Nhóm 4: Các nhà quản trị kỹ thuật và giám đốc công nghệ (CTO) tại các doanh nghiệp sản xuất thiết bị điện tử. Luận văn cung cấp góc nhìn phân tích kinh tế kỹ thuật sắc bén, giúp đánh giá chi phí BoM (Bill of Materials) và tối ưu hóa mật độ công suất sản phẩm thương mại.

Câu hỏi thường gặp

Cấu trúc MDDB giải quyết hạn chế cốt lõi nào của mạch DDB truyền thống?
Mạch DDB truyền thống thiếu điểm nối đất chung giữa đầu vào và đầu ra, đồng thời khóa chuyển mạch thứ hai đòi hỏi mạch kích cực cổng treo cách ly phức tạp. Cấu trúc MDDB khắc phục hoàn toàn điểm yếu này bằng cách tái bố trí linh kiện để chia sẻ chung điểm đất 0 V, cho phép sử dụng mạch kích cực cổng phía thấp thông thường và triệt tiêu biến áp xung cách ly.

Tại sao việc tích hợp hai cuộn cảm L2 và L3 không làm tăng thể tích khối từ tính?
Do dạng sóng điện áp tức thời trên cuộn cảm $L_2$ và $L_3$ hoàn toàn đồng nhất ở mọi chế độ chuyển mạch và tổng dòng điện tức thời của chúng đúng bằng dòng điện qua cuộn $L_1$, hai cuộn cảm này được quấn tích hợp trên cùng một lõi từ duy nhất. Thể tích lõi từ ghép này tương đương đúng bằng một cuộn cảm đơn lẻ, giữ nguyên 100% kích thước từ tính tổng thể.

Cơ chế tự cân bằng dòng điện giữa các pha của mạch MDDB diễn ra như thế nào?
Nhờ cấu trúc mạch ghép nối tiếp điện dung và bảo toàn định luật cân bằng điện tích trên các tụ điện trung gian $C_1$ và $C_2$, dòng điện trung bình qua hai khóa chuyển mạch $S_1$ và $S_2$ luôn tự động cân bằng chính xác ở giá trị $D \cdot I_{in} / (1+D)$. Điều này loại bỏ hoàn toàn nhu cầu sử dụng cảm biến dòng điện riêng biệt cho từng nhánh để điều khiển cân bằng.

Mạch MDDB mang lại lợi ích gì nổi bật khi áp dụng cho bộ chỉnh lưu PFC?
Trong ứng dụng PFC dải rộng từ 85 VRMS đến 265 VRMS, mạch MDDB cung cấp hệ số tăng áp cao ở chu kỳ xung hợp lý, giảm điện áp đặt lên van bán dẫn xuống dưới 300 V khi điện áp ra là 400 VDC. Nhờ đó, mạch giảm tổn hao đóng cắt tại dải áp thấp, đạt hiệu suất trên 97.0% và hệ số công suất trên 0.992.

Việc sử dụng toàn bộ mạch lái cực cổng phía thấp mang lại lợi ích kỹ thuật và kinh tế ra sao?
Sử dụng mạch kích cực cổng phía thấp (Low-side gate driver) giúp các chân cực phát của MOSFET đều nối trực tiếp vào điểm đất chung. Giải pháp này giúp cắt giảm 100% chi phí dành cho các IC cách ly quang hoặc biến áp kích xung đắt tiền, loại bỏ trễ truyền tín hiệu và ngăn ngừa hiện tượng kích dẫn sai do nhiễu dV/dt cao trong quá trình đóng cắt công suất lớn.

Kết luận

  • Cấu trúc Modified Double-Dual-Boost (MDDB) đã giải quyết triệt để vấn đề thiếu điểm nối đất chung và yêu cầu mạch kích van cách ly của cấu trúc DDB kinh điển.
  • Mạch đạt tỉ số tăng áp vượt bậc với công thức $(1+D)/(1-D)$, cho phép vận hành ở chu kỳ xung $D = 0.8$ thay vì mức cực hạn $D = 0.89$ của mạch tăng áp xen kẽ hai pha truyền thống.
  • Ứng suất điện áp trên tất cả các linh kiện bán dẫn được giảm về mức $V_o / (1+D)$, tạo điều kiện ứng dụng các MOSFET nội trở thấp nhằm tối ưu hóa hiệu suất lên mức 97.4% trên mô hình thực nghiệm 2 kW.
  • Kỹ thuật tích hợp từ tính độc đáo cho phép gộp hai cuộn cảm nhánh vào một lõi từ duy nhất, giúp giữ nguyên thể tích phần cứng nhưng tăng cường đáng kể mật độ công suất.
  • Khả năng tự cân bằng dòng điện nội tại giữa các pha giúp tiết kiệm 50% số lượng cảm biến dòng điện, hạ giá thành sản xuất và đơn giản hóa thuật toán điều khiển số.

Lộ trình tiếp theo trong 12 tháng tới tập trung vào việc thương mại hóa thiết kế trên nền tảng vi điều khiển DSP 32-bit và đóng gói mô-đun công suất SiC/GaN đạt mật độ trên 3.5 kW/dm³. Các kỹ sư và nhà nghiên cứu quan tâm có thể khai thác toàn bộ dữ liệu thiết kế và phương pháp luận của luận văn để tối ưu hóa thế hệ bộ nguồn công nghiệp tiếp theo.