Tổng quan về giáo trình

Giáo trình Cơ sở Kỹ thuật số (Digital Electronics / Logic Circuit Design) là tài liệu học tập thuộc khối kiến thức cơ sở ngành bắt buộc trong chương trình đào tạo trình độ Đại học và Cao đẳng kỹ thuật. Môn học giữ vị trí cầu nối then chốt giữa các học phần linh kiện bán dẫn, mạch điện tử cơ bản với các môn học chuyên sâu về vi xử lý, vi điều khiển, kiến trúc máy tính và hệ thống nhúng.

Về mục tiêu học tập (learning outcomes), giáo trình cung cấp hệ thống kiến thức chuẩn mực giúp người học:

  • Phân tích và phân biệt sự khác nhau giữa tín hiệu tương tự (Analog) và tín hiệu số (Digital).
  • Thành thạo các phép tính chuyển đổi giữa các hệ đếm (Thập phân, Nhị phân, Bát phân, Thập lục phân) và các chuẩn mã hóa thông dụng (BCD 8421, ASCII 7-bit).
  • Nắm vững đại số Boole, định lý DeMorgan và phương pháp bản đồ Karnaugh để tối giản hàm logic.
  • Thiết kế mạch logic tổ hợp bằng các cổng logic cơ bản (AND, OR, NOT, NAND, NOR, EX-OR, EX-NOR, Buffer, Tri-state).
  • Khảo sát nguyên lý hoạt động, bảng trạng thái và giản đồ thời gian của các phần tử nhớ Flip-Flop (RS, JK, D, T, Master-Slave).
  • Tổng hợp và thiết kế các khối mạch tuần tự phức tạp bao gồm mạch đếm không đồng bộ, mạch đếm đồng bộ Modulo $M$, mạch đếm tiến/lùi, mạch đếm vòng (Ring Counter) và mạch đếm vòng xoắn (Johnson Counter).

Cấu trúc giáo trình đi theo lộ trình sư phạm chặt chẽ: từ bản chất vật lý của tín hiệu, đại số logic hình thức, cấu trúc cổng mạch phần cứng cho đến thiết kế hệ thống số tuần tự. Điểm đặc thù của giáo trình là gắn kết giữa lý thuyết toán học logic với cấu trúc vi mạch thực tế thông qua các họ vi mạch tích hợp TTL dòng SN54/74LS.

Nội dung kiến thức cốt lõi

Các chương và chủ đề chính

Giáo trình được chia tách thành các khối nội dung có sự liên kết kế thừa trực tiếp:

  1. Chương 1: Cơ sở kỹ thuật số (Fundamentals of Digital Logic)

    • Tổng quan mạch tương tự và mạch số: Phân tích đặc tính tín hiệu liên tục theo biên độ/thời gian so với tín hiệu rời rạc nhị phân. Định nghĩa mức điện áp chuẩn TTL (mức cao High từ $2.4\text{V} - 5\text{V}$, mức thấp Low $< 0.4\text{V}$). So sánh ưu điểm về khả năng chống nhiễu, mật độ tích hợp vi mạch IC, khả năng lập trình và lưu trữ so với nhược điểm phụ thuộc khâu chuyển đổi A/D và D/A.
    • Hệ thống số và mã số: Cơ chế biểu diễn và phương pháp chuyển đổi qua lại giữa hệ Thập phân (Decimal - $D$), Nhị phân (Binary - $B$), Bát phân (Octal - $O$), Thập lục phân (Hexadecimal - $H$). Định nghĩa đơn vị bit, byte (8 bit), word (16 bit / 2 byte), Kbit ($2^{10} = 1024\text{ bit}$), Mbit ($2^{20} = 1048576\text{ bit}$). Cấu trúc mã BCD (8421) và bảng mã ASCII 7-bit ($2^7 = 128$ tổ hợp ký tự).
    • Các cổng logic cơ bản và linh kiện chuyên dụng: Định nghĩa hàm số, ký hiệu tiêu chuẩn, bảng chân trị (Truth Table), sơ đồ mạch điện công tắc và mạch điện tử diode/transistor tương đương cho các cổng: AND ($Y = A \cdot B$), OR ($Y = A + B$), NOT ($Y = \bar{A}$), NAND ($Y = \overline{A \cdot B}$), NOR ($Y = \overline{A + B}$), EX-OR ($Y = A \bar{B} + \bar{A} B = A \oplus B$), EX-NOR ($Y = \overline{A \oplus B} = \bar{A}\bar{B} + AB$), Cổng đệm (Buffer: $Y = A$) và Transistor/Đệm 3 trạng thái (Tri-state Logic: mức 0, mức 1 và trạng thái trở kháng cao High-Z với chân điều khiển Enable).
    • Đại số Boole và phương pháp tối giản: Các tiên đề biến đơn, luật giao hoán, luật kết hợp, luật phân phối và hệ thức DeMorgan ($\overline{A \cdot B} = \bar{A} + \bar{B}$; $\overline{A + B} = \bar{A} \cdot \bar{B}$). Quy tắc tối thiểu hóa biểu thức logic bằng đại số và bản đồ Karnaugh (K-map) từ 2 biến ($2^2 = 4\text{ ô}$), 3 biến ($2^3 = 8\text{ ô}$) đến 4 biến ($2^4 = 16\text{ ô}$) sắp xếp theo mã vòng Gray. Kỹ thuật chuyển đổi hàm sang dạng Tuyển chuẩn toàn phần (SOP) và Hội chuẩn toàn phần (POS).
    • Danh mục IC logic chuẩn dòng TTL: SN54/74LS00 (NAND), 74LS04 (NOT), 74LS08 (AND), SN54/74LS32 (OR), SN54/74LS02 (NOR), SN54/74LS86 (EX-OR), SN54/74LS266 (EX-NOR).

  2. Chương 2: Flip-Flop (Phần tử nhớ và mạch tạo xung)

    • Khái niệm và phân loại Flip-Flop (FF): Định nghĩa phần tử nhớ 1 bit với hai ngõ ra đảo nhau ($Q$ và $\bar{Q}$), các ngõ kích đồng bộ (Clock - CK) và ngõ xác lập trực tiếp không đồng bộ (Preset - Pr, Clear - CL). Phân loại tác động theo mức (Level-triggered) và theo sườn xung (Edge-triggered: cạnh lên PGT, cạnh xuống NGT).
    • Cấu tạo chi tiết các loại FF:
      • Flip-Flop RS: Cấu hình xây dựng từ cổng NAND (tích cực mức thấp, trạng thái cấm $S=R=0$) và cổng NOR (tích cực mức cao, trạng thái cấm $S=R=1$). Ứng dụng mạch chống dội phím tiếp điểm cơ học (Debounce Circuit).
      • Flip-Flop RS có xung nhịp đồng hồ: Mạch khóa ngõ vào khi $\text{CK}=0$ và cho phép đáp ứng khi $\text{CK}=1$.
      • Flip-Flop JK: Cơ chế hồi tiếp triệt tiêu trạng thái cấm, thực hiện đảo trạng thái ($Q = \bar{Q}_0$) khi $J=K=1$.
      • Flip-Flop D và Flip-Flop T: Khảo sát bảng trạng thái, ứng dụng FF-D chốt dữ liệu và FF-T chia đôi tần số xung nhịp.
      • Flip-Flop Chủ - Tớ (Master-Slave) và Edge-Triggered: Giải pháp khử hiện tượng tự dao động / đua xung (Race Condition) thông qua cấu trúc tách biệt pha thu thập dữ liệu (tầng Master) và pha chuyển tiếp ngõ ra (tầng Slave).

  3. Chương 3: Mạch đếm và Thanh ghi (Counters and Registers)

    • Đặc điểm và phân loại bộ đếm: Mối quan hệ giữa $n$ Flip-Flop và dung lượng đếm cực đại $M = 2^n$ trạng thái (Modul $M$).
    • Mạch đếm không đồng bộ (Asynchronous / Ripple Counter): Mạch đếm lên/đếm xuống Mod 16 sử dụng 4 tầng FF JK nối tiếp; cơ chế chia tần số $f/2, f/4, f/8, f/16$. Mạch đếm tiến/lùi kết hợp qua tín hiệu điều khiển chế độ Up/Down. Phương pháp thiết lập mạch đếm Mod $N$ tùy ý ($N < 2^n$) bằng cổng logic hồi tiếp về chân Reset/Clear (khảo sát cụ thể mạch Mod 7 dùng 3 FF-T và mạch Mod 10 BCD dùng 4 FF-JK).
    • Mạch đếm đồng bộ (Synchronous Counter): Giải pháp cấp xung CK đồng thời cho tất cả các tầng nhằm khắc phục độ trễ truyền lan tích lũy ($n \cdot t_p$). Thiết lập phương trình logic điều khiển cho mạch đếm lên/đếm xuống Mod 16 đồng bộ ($T_B = Q_A$, $T_C = Q_A Q_B$, $T_D = Q_A Q_B Q_C$).
    • Mạch đếm vòng và đếm vòng xoắn:
      • Mạch đếm vòng (Ring Counter): Dịch chuyển bit 1 qua chuỗi FF-D/FF-JK với hệ số đếm $\text{Mod} = n$.
      • Mạch đếm vòng xoắn Johnson (Twisted Ring Counter): Nối hồi tiếp ngõ ra $\bar{Q}$ tầng cuối về ngõ vào tầng đầu, tạo chu kỳ đếm $\text{Mod} = 2n$ (mạch 3 bit tạo Mod 6).
      • Mạch đếm có số đặt trước (Presettable Counter).

Kiến thức nền tảng và kỹ năng phát triển

Nhóm nội dung Kiến thức nền tảng (Theories & Principles) Kỹ năng kỹ thuật phát triển (Competencies)
Logic tổ hợp • Tiên đề & định lý đại số Boole
• Định lý DeMorgan
• Dạng chuẩn tắc SOP / POS		 • Chuyển đổi linh hoạt giữa các hệ đếm $B, D, O, H$
• Tối giản biểu thức logic bằng bảng Karnaugh 2, 3, 4 biến
• Thiết kế mạch logic chỉ dùng cổng chuyên biệt (NAND/NOR)
Phần tử nhớ • Nguyên lý chốt trạng thái bistable
• Đáp ứng xung đồng hồ PGT/NGT
• Cấu trúc tầng Master-Slave		 • Phân tích giản đồ thời gian (Timing diagram)
• Ứng dụng mạch chống dội phím (Switch Debounce)
• Khảo sát và phối ghép ngõ vào trực tiếp Pr/CL
Mạch tuần tự • Nguyên lý đếm xung nhị phân
• Phép chia tần số $2^n$ và $N \neq 2^n$
• Cơ chế đồng bộ hóa trạng thái		 • Thiết kế bộ đếm Modulo bất kỳ (Mod 7, Mod 10 BCD...)
• Tính toán trễ truyền lan và tối ưu tốc độ mạch đếm
• Phối ghép mạch đếm vòng Ring và Johnson

Phương pháp giảng dạy và học tập

Giáo trình triển khai phương pháp tiếp cận sư phạm tích hợp giữa phân tích lý thuyết hình thức và mô tả mạch vật lý thực nghiệm:

  • Phương pháp diễn dịch kết hợp quy nạp: Mỗi cổng logic hoặc phần tử nhớ đều được mô tả xuất phát từ bảng chân trị định nghĩa (Truth Table), chuyển hóa sang phương trình giải tích Boole, sơ đồ ký hiệu quốc tế, sơ đồ mạch điện tương đương (sử dụng khóa chuyển mạch, diode, transistor BJT) và cuối cùng là dạng sóng kiểm chứng trên giản đồ thời gian.
  • Bài tập ứng dụng bám sát thực tế: Tài liệu tích hợp các bài toán kỹ thuật điển hình:
    • Bài toán điều khiển công nghiệp/dân dụng: Thiết kế hệ thống 3 công tắc điện $A, B, C$ điều khiển trạng thái sáng của bóng đèn $Y$ (sáng khi cả 3 công tắc cùng mở hoặc khi $A, B$ đóng, $C$ mở) bằng toàn cổng NAND 2 ngõ vào.
    • Bài toán thiết kế mạch đếm định cỡ: Thiết kế mạch đếm lên Mod 7 (dùng FF-T kích sườn dương, chân Clear tác động mức thấp) và mạch đếm Mod 10 chia 10 tần số chuyển mã nhị phân sang BCD.
  • Thực hành và khảo sát vi mạch: Cung cấp danh mục vi mạch TTL họ 74LS (74LS00, 74LS04, 74LS08, 74LS32, 74LS02, 74LS86, 74LS266), yêu cầu người học kết hợp tra cứu cẩm nang linh kiện bán dẫn (IC Data Book) để nắm rõ sơ đồ chân, mức điện áp danh định và thông số tải dòng.
  • Phương pháp đánh giá và tự học: Kiểm tra mức độ hiểu thông qua việc lập bảng chân trị, rút gọn hàm bằng K-map, vẽ mạch logic tương đương và vẽ dạng sóng ngõ ra $Q_A, Q_B, Q_C, Q_D$ đồng bộ theo chuỗi xung clock $CK$.

Điểm nổi bật và đặc tính kỹ thuật

  1. Phân tích đối sánh tường minh giữa Kỹ thuật số và Kỹ thuật tương tự: Giáo trình làm rõ bản chất vật lý của các đại lượng đo lường trong thế giới thực (nhiệt độ, áp suất, vị trí, vận tốc, độ ẩm, âm thanh, ánh sáng) đều là tín hiệu tương tự liên tục theo thời gian. Từ đó, tài liệu chỉ ra ưu thế vượt trội của kỹ thuật số:

    • Dễ chuẩn hóa thiết kế nhờ các IC chuyên dụng định sẵn chức năng.
    • Lưu trữ/truy xuất ổn định trên vi mạch nhớ, thẻ nhớ.
    • Khả năng chống nhiễu cao do sự chuyển đổi giữa hai mức logic 0 và 1 diễn ra nhanh, biên độ xung nhiễu thông thường không đủ làm đảo lộn trạng thái logic.
    • Khả năng khả trình (programmable) thông qua tập lệnh điều khiển của vi xử lý/vi điều khiển.
    • Mật độ tích hợp cao trên một đơn vị diện tích bán dẫn, giúp hạ giá thành và công suất tiêu thụ.
    • Nhận diện đúng nút thắt kỹ thuật: việc biến đổi qua lại giữa hai dạng tín hiệu (A/D và D/A) làm tăng độ phức tạp và thời gian trễ, đòi hỏi người thiết kế phải phân định rõ ranh giới xử lý số - tương tự trong một hệ thống.

  2. Khảo sát cấu trúc Tri-state Logic và Mạch chống dội: Tài liệu phân tích cấu trúc phần cứng của cổng đệm 3 trạng thái (Tri-state Bus Buffer) với trạng thái trở kháng cao (High-Z) đóng vai trò như một khóa ngắt hở mạch, là cơ sở kỹ thuật để ghép nối đa thiết bị lên đường bus chung mà không gây xung đột dữ liệu. Đồng thời, giải pháp dùng FF-RS triệt tiêu rung động cơ học (dội phím vài mili-giây) được trình bày cụ thể với sơ đồ mạch phân cực trở kéo lên ($5\text{V}$).

  3. Xử lý hiện tượng đua trạng thái trong Flip-Flop: Phân tích nguyên nhân hiện tượng tự dao động (racing) ở mạch FF-JK khi xung clock $CK$ duy trì ở mức cao và thời gian trễ qua cổng nhỏ hơn độ rộng xung; từ đó đưa ra mô hình Master-Slave hai tầng cách ly xung nhịp để kiểm soát quá trình chuyển trạng thái an toàn.

Đối tượng sử dụng giáo trình

  • Sinh viên chuyên ngành: Sinh viên năm thứ nhất và năm thứ hai theo học các ngành Kỹ thuật Điện - Điện tử, Kỹ thuật Điều khiển & Tự động hóa, Điện tử - Viễn thông, Công nghệ Thông tin, Kỹ thuật Máy tính, Cơ điện tử và Kỹ thuật Robot.
  • Kiến thức tiên quyết (Prerequisites):
    • Vật lý đại cương (phần Điện học, định luật Ohm, định luật Kirchhoff).
    • Đại số rời rạc hoặc Toán logic (các phép toán mệnh đề cơ bản).
    • Linh kiện điện tử cơ bản (nguyên lý dẫn/ngắt của Diode bán dẫn và Transistor BJT).
  • Giảng viên và cán bộ kỹ thuật: Sử dụng làm đề cương bài giảng môn Kỹ thuật số, tài liệu biên soạn câu hỏi kiểm tra và hướng dẫn bài tập lớn thiết kế mạch logic.
  • Tự học và tài liệu tra cứu: Kỹ sư phần cứng, kỹ thuật viên sửa chữa bo mạch điện tử số cần tra cứu bảng chân trị các IC số chuẩn 74LS, quy tắc kết nối mạch đếm Up/Down và giải mã trạng thái Flip-Flop.

Câu hỏi thường gặp

1. Giáo trình này phù hợp với ai?

Tài liệu được biên soạn phục vụ trực tiếp cho sinh viên kỹ thuật bậc Đại học/Cao đẳng, học viên nghề kỹ thuật điện tử, cũng như kỹ sư phần cứng cần củng cố kiến thức nền tảng về mạch số và thiết kế logic bán dẫn.

2. Cần kiến thức nền nào trước khi học giáo trình?

Người học cần có kiến thức cơ bản về điện học (Vật lý đại cương), hiểu nguyên lý đóng ngắt cơ bản của linh kiện bán dẫn (Diode, Transistor) và các phép toán số học đại số thông thường.

3. Điểm khác biệt của giáo trình này so với các tài liệu lý thuyết thuần túy?

Giáo trình kết hợp đồng thời giữa phương pháp toán học (đại số Boole, K-map) với sơ đồ mạch điện tử linh kiện rời và mã hiệu IC số thương mại thực tế họ 74LS (74LS00, 74LS04, 74LS08, 74LS32, 74LS02, 74LS86, 74LS266), kèm theo phân tích các vấn đề kỹ thuật vật lý như trễ truyền lan, dội phím và hiện tượng đua xung clock.

4. Làm sao để tự học và giải các bài tập mạch đếm hiệu quả?

Người học nên tuân thủ trình tự: (1) Lập bảng chuyển trạng thái theo từng sườn xung clock, (2) Xác định hàm kích thích cho các ngõ vào của Flip-Flop ($J, K, D, T$), (3) Tối giản hàm điều khiển bằng bản đồ Karnaugh, và (4) Vẽ giản đồ thời gian để đối chiếu kết quả hoạt động.

5. Giáo trình có đề cập đến các vi mạch chuẩn cụ thể nào không?

Có. Giáo trình giới thiệu danh mục và phân tích hoạt động của các IC logic họ TTL tiêu chuẩn như SN54/74LS00 (NAND), 74LS04 (NOT), 74LS08 (AND), SN54/74LS32 (OR), SN54/74LS02 (NOR), SN54/74LS86 (EX-OR), SN54/74LS266 (EX-NOR) cùng các cấu hình Flip-Flop thông dụng.

Kết luận

Giáo trình Cơ sở Kỹ thuật số cung cấp nền tảng lý thuyết và thực hành toàn diện về kỹ thuật logic số, từ hệ thống mã hóa, đại số Boole, cổng logic tổ hợp cho đến các hệ thống tuần tự vi mạch Flip-Flop và bộ đếm xung. Lộ trình tiếp thu tối ưu cho người học là nắm vững phương pháp biểu diễn số và rút gọn hàm logic ở Chương 1, thực hành thành thạo nguyên lý chuyển trạng thái phần tử nhớ ở Chương 2, trước khi triển khai thiết kế các cấu trúc đếm và chia tần số chuyên sâu ở Chương 3. Để hoàn thiện năng lực thiết kế, người học nên kết hợp tra cứu sổ tay linh kiện IC số (TTL Data Book) và thực hiện mô phỏng mạch điện tử trên phần mềm chuyên dụng.