Bối cảnh và vấn đề nghiên cứu

Trong hệ thống kỹ thuật điện tử, đo lường và điều khiển tự động, bộ vi xử lý đóng vai trò trung tâm trong việc thực thi các tác vụ theo chương trình được thiết lập sẵn. Để hệ thống có thể khởi động và vận hành liên tục mà không bị mất dữ liệu khi ngắt nguồn, chương trình điều khiển bắt buộc phải được lưu trữ trong các vi mạch nhớ cố định (ROM - Read Only Memory). Trong các chủng loại bộ nhớ cố định, vi mạch EPROM (Erasable Programmable Read Only Memory) được ứng dụng rộng rãi nhờ ưu điểm cho phép lập trình ghi dữ liệu bằng điện và có thể xóa dữ liệu nhiều lần bằng cách chiếu tia cực tím.

Vấn đề kỹ thuật được đặt ra trong thực tiễn là phương pháp nạp dữ liệu điều khiển vào EPROM cũng như quy trình đọc và kiểm tra nội dung bộ nhớ đã nạp. Nhiều hệ thống thương mại sử dụng máy tính để nạp bộ nhớ, tuy nhiên giải pháp này đòi hỏi chi phí đầu tư thiết bị cao và cồng kềnh. Xuất phát từ thực tế đó, đề tài "Thiết Kế và Thi Công Mạch Ghi Đọc EPROM" được thực hiện nhằm xây dựng một hệ thống card nạp và đọc bộ nhớ độc lập ghép nối trực tiếp với kit vi xử lý.

Đề tài xác định các mục tiêu và nhiệm vụ cụ thể:

  1. Nghiên cứu nguyên lý giao tiếp giữa vi xử lý với các vi mạch ngoại vi và vi mạch nhớ EPROM.
  2. Thiết kế và thi công hoàn chỉnh phần cứng card ghi đọc EPROM, bao gồm khối chốt địa chỉ, khối nguồn ổn áp và mạch chuyển mạch tự động mức điện áp lập trình $V_{PP}$.
  3. Xây dựng chương trình điều khiển bằng ngôn ngữ Assembly trên hệ vi xử lý 8085 nhằm thực hiện các chức năng: kiểm tra EPROM sạch, ghi dữ liệu từ RAM sang EPROM, đọc dữ liệu từ EPROM và kiểm tra đối chiếu dữ liệu đã ghi.

Phạm vi nghiên cứu của đề tài được giới hạn cụ thể:

  • Đối tượng nghiên cứu: Vi mạch nhớ EPROM chuẩn Intel 2764 (dung lượng $8\text{ KB} \times 8\text{ bit}$).
  • Không gian thực hiện: Bộ môn Điện tử, Khoa Điện - Điện tử, Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh.
  • Thời gian nghiên cứu: 6 tuần làm việc (hoàn thành vào tháng 03/2000).
  • Hệ thống điều khiển trung tâm: Kit vi xử lý thực hành PROFI-5E (sử dụng CPU Intel 8085A).

Cơ sở lý thuyết và phương pháp

Khung lý thuyết và cấu trúc linh kiện

Nghiên cứu được xây dựng trên nền tảng kỹ thuật số, kiến trúc máy tính và kỹ thuật vi xử lý 8-bit, bao gồm các nội dung cốt lõi:

  • Phân loại mạch tích hợp (IC): Tổng quan về mức độ tích hợp (SSI, MSI, LSI, VLSI) và chuẩn công nghệ chế tạo (TTL họ 74xx với mức điện áp $5\text{V} \pm 10%$; CMOS họ 45xx, 74Cxx dải điện áp rộng).
  • Cơ chế hoạt động của bộ nhớ bán dẫn: Phân biệt bộ nhớ truy xuất ngẫu nhiên (SRAM, DRAM) và bộ nhớ chỉ đọc (PROM cầu chì, MROM mặt nạ, EPROM xóa quang học 27xx, EEPROM xóa điện 28xxx).
  • Vi mạch nhớ EPROM 2764 (Intel): Dung lượng $8\text{K} \times 8\text{ bit}$ ($65.536\text{ bit}$), tổ chức 13 đường địa chỉ ($A_0 - A_{12}$), 8 đường dữ liệu ($D_0 - D_7$), các tín hiệu điều khiển chọn chip $\overline{\text{CE}}$, cho phép xuất dữ liệu $\overline{\text{OE}}$, xung lập trình $\overline{\text{PGM}}$, chân điện áp nguồn $V_{CC} = +5\text{V}$ và điện áp lập trình $V_{PP}$ ($+12{,}5\text{V}$ hoặc $+21\text{V}$). Thời gian truy xuất đọc đạt $280\text{ ns}$ (chế độ thường) hoặc $200\text{ ns}$ (chế độ nhanh); công suất tiêu thụ cực đại $150\text{ mA}$ ở trạng thái hoạt động và $35\text{ mA}$ ở trạng thái chờ.
  • Vi xử lý Intel 8085A: Vi xử lý 8-bit, tần số xung nhịp $5\text{ MHz}$, không gian định địa chỉ $64\text{ KB}$, bus đa hợp địa chỉ/dữ liệu $AD_0 - AD_7$ điều khiển qua tín hiệu ALE (Address Latch Enable), tập thanh ghi 8-bit (A, B, C, D, E, H, L) và các thanh ghi con trỏ 16-bit (PC, SP).
  • Vi mạch giao tiếp ngoại vi khả trình 8255A (PPI): Vi mạch giao tiếp song song gồm 3 cổng xuất nhập 8-bit (Port A, Port B, Port C), hoạt động theo các chế độ Mode 0 (Basic I/O), Mode 1 (Strobed I/O) và Mode 2 (Strobed Bi-directional Bus).
  • Hệ vi xử lý PROFI-5E: Trang bị CPU 8085A, $8\text{ KB}$ EPROM hệ thống, $2\text{ KB}$ đến $22\text{ KB}$ RAM tĩnh, 3 vi mạch 8255A, khối bàn phím 16 phím Hex cùng 9 phím chức năng, 8 LED 7 đoạn hiển thị và chuẩn bus mở rộng SMP 64 chân.

Phương pháp nghiên cứu và thực hiện

Đề tài áp dụng phương pháp thiết kế kỹ thuật kết hợp thực nghiệm qua các bước:

  1. Thu thập và phân tích tài liệu: Khảo sát thông số datasheet của EPROM 2764, tập lệnh vi xử lý 8085 và sơ đồ nguyên lý kit PROFI-5E từ tài liệu chuyên ngành.
  2. Phương pháp thiết kế phần cứng: Tính toán thông số mạch điện, phân tích phân cực chế độ bão hòa của transistor điều khiển, giải mã địa chỉ cổng I/O và thiết kế mạch in 2 mặt (PCB).
  3. Phương pháp phát triển phần mềm: Lập trình cấu trúc bằng hợp ngữ Assembly 8085, tối ưu hóa các hàm trễ thời gian lập trình và các thuật toán so khớp dữ liệu.
  4. Phương pháp thực nghiệm kiểm thử: Đo kiểm điện áp thực tế bằng đồng hồ đo, kiểm tra dạng sóng chu kỳ đọc/ghi và nạp thử nghiệm dữ liệu thực tế vào chip nhớ EPROM 2764.

Thiết kế và triển khai

Kiến trúc phần cứng và ghép nối hệ thống

Card ghi đọc EPROM được thiết kế để ghép nối trực tiếp với một vi mạch 8255A trên kit PROFI-5E. Sơ đồ phần cứng phân định chức năng của các cổng giao tiếp như sau:

Cổng I/O 8255A Địa chỉ cổng (8-bit) Địa chỉ ô nhớ (16-bit) Chức năng kỹ thuật trong hệ thống
Port A 10H 4010H Đa hợp xuất địa chỉ byte thấp ($A_0 - A_7$) và truyền/nhận dữ liệu ($D_0 - D_7$)
Port B 11H 4011H Xuất địa chỉ byte cao ($A_8 - A_{12}$) đến EPROM 2764
Port C 12H 4012H Xuất tín hiệu điều khiển chốt 74373, chọn chip $\overline{\text{CE}}$, $\overline{\text{OE}}$, $\overline{\text{PGM}}$ và chuyển áp $V_{PP}$
Control Register 13H 4013H Thanh ghi xác lập từ điều khiển cấu hình chế độ hoạt động cho 8255A

Hệ thống sử dụng vi mạch chốt 8-bit 74373 để giữ cố định 8 đường địa chỉ thấp ($A_0 - A_7$) khi Port A chuyển sang trạng thái xuất hoặc nhập dữ liệu, tránh xung đột trên đường truyền.

       +-------------------------------------------------------+
       |                  Kit Vi Xử Lý PROFI-5E                |
       |                      (CPU 8085A)                      |
       +---------------------------+---------------------------+
                                   | Bus hệ thống
       +---------------------------v---------------------------+
       |             Vi Mạch Ngoại Vi 8255A (PPI)              |
       +------------+--------------+---------------+-----------+
                    | Port A       | Port B        | Port C
                    |              |               |
     +--------------v---+          | Địa chỉ cao   | Điều khiển
     | IC Chốt 74373    |          | (A8 - A12)    | (CE, OE, PGM,
     | (Chốt A0 - A7)   |          |               |  chốt 74373, Vpp)
     +--------+---------+          |               |
              | Địa chỉ thấp       |               |
              +-------------+      |      +--------+
                            |      |      |
                            v      v      v
              +------------------------------------+
              |          EPROM Intel 2764          |
              |           (8K x 8 bit)             |
              +------------------------------------+

Thiết kế khối nguồn và mạch chuyển đổi điện áp lập trình

  1. Khối nguồn nuôi ổn áp $+5\text{V}$: Sử dụng biến áp hạ áp ngõ ra $12\text{VAC}$, chỉnh lưu cầu, tụ lọc nguồn chính ($470 - 4700\ \mu\text{F}$), tụ lọc nhiễu cao tần ($C_1 = 0{,}33\ \mu\text{F}$, $C_2 = 0{,}1\ \mu\text{F}$) và IC ổn áp 7805. Mạch đáp ứng dòng tải cực đại $1\text{A}$, cấp nguồn cho kit PROFI-5E (tiêu thụ $0{,}68\text{A}$) và toàn bộ linh kiện trên card.
  2. Khối nguồn áp nạp $V_{PP}$ ($+12{,}5\text{V}$ và $+21\text{V}$): Sử dụng IC ổn áp điều chỉnh LM317 với biến trở $R_2$ kết hợp điện trở định mức $R_1 = 220\ \Omega$. Điện áp ngõ ra được hiệu chỉnh cơ khí phù hợp với từng phiên bản EPROM 2764: $$\text{Khi } V_{PP} = 12{,}5\text{V} \implies R_2 = 1{,}98\text{ k}\Omega$$ $$\text{Khi } V_{PP} = 21\text{V} \implies R_2 = 3{,}48\text{ k}\Omega$$
  3. Mạch chuyển đổi mức áp $V_{PP}$ tự động: Sử dụng 2 transistor lưỡng cực C1815 hoạt động ở chế độ bão hòa ($V_{CE(sat)} = 0{,}2\text{V}$, $V_{BE(sat)} = 0{,}8\text{V}$, $\beta_{sat} = 30$, dòng $I_C = 30\text{ mA}$). Các giá trị điện trở được tính toán và chuẩn hóa:
    • Điện trở cực thu: Chọn $R_{C1} = 330\ \Omega$.
    • Điện trở cực gốc $Q_1$: Chọn $R_{B1} = 3{,}3\text{ k}\Omega$.
    • Điện trở cực gốc $Q_2$: Chọn $R_{B2} = 2{,}0\text{ k}\Omega$. Mạch chuyển chân $V_{PP}$ của EPROM về mức $+5\text{V}$ khi đọc hoặc ở trạng thái chờ, và tự động nâng lên mức $+12{,}5\text{V}$ hoặc $+21\text{V}$ khi thực hiện chu kỳ ghi dữ liệu.

Thiết kế phần mềm điều khiển (Assembly 8085)

Phần mềm hệ thống được biên dịch và bố trí trên các vùng nhớ của vi xử lý 8085:

  • 7900H: Chương trình chính - Khởi tạo hiển thị chuỗi ký tự trên 8 LED 7 đoạn, gọi chương trình quét bàn phím (0216H - TASTD), phân nhánh sang các chương trình chức năng.
  • 7000H & 7080H: Nhập địa chỉ bắt đầu và địa chỉ kết thúc của khối dữ liệu trên RAM.
  • 7100H & 7200H: Nhập địa chỉ bắt đầu và địa chỉ kết thúc của khối nhớ EPROM cần thao tác.
  • 7300H: Nhập dữ liệu trực tiếp từ bàn phím lưu vào bộ nhớ RAM.
  • 7400H: Kiểm tra EPROM sạch (Blank Check) - Đọc tuần tự từng ô nhớ EPROM và so sánh với giá trị 0FFH. Nếu toàn bộ ô nhớ ở mức logic 1 thì EPROM sẵn sàng để nạp.
  • 7500H: Ghi dữ liệu lên EPROM (Program) - Thiết lập từ điều khiển 8255A (80H), xuất địa chỉ thấp ra Port A, phát xung cho phép và chốt 74373 (06H $\rightarrow$ 05H ra Port C), xuất địa chỉ cao ra Port B, xuất dữ liệu cần ghi ra Port A, kích hoạt tín hiệu nạp tại Port C (29H) kèm chương trình trễ thời gian $54\text{ ms}$ (02EFH $\times 2$), sau đó tăng con trỏ địa chỉ để ghi ô nhớ tiếp theo.
  • 7600H: Kiểm tra dữ liệu đã nạp (Verify) - Đọc lại từng byte từ EPROM và so sánh trực tiếp với byte tương ứng trong RAM. Nếu phát hiện sai lệch, hệ thống lập tức xuất mã báo lỗi "Err" lên LED 7 đoạn.
  • 7700H: Đọc dữ liệu từ EPROM (Read) - Khởi tạo 8255A sang chế độ đọc (Port A nhập, Port B và C xuất với từ điều khiển 90H), xuất địa chỉ và đọc byte dữ liệu hiển thị lên LED.
  • 7800H & 7850H: Các chương trình con phục vụ giải mã hiển thị trên LED 7 đoạn từ bảng mã 16 số Hex đặt tại địa chỉ 8300H - 830FH.

Nội dung chính theo từng chương

Mở đầu & Chương II (Cơ sở lý luận của phần dẫn nhập)

Trình bày tính cấp thiết của việc nghiên cứu bộ nhớ ROM trong các hệ thống vi xử lý; xác định mục tiêu chế tạo card nạp đọc độc lập cho EPROM 2764; thiết lập các yêu cầu kỹ thuật về độ tin cậy, kích thước nhỏ gọn và tính kinh tế; đưa ra quy trình 4 bước thực hiện từ thu thập dữ liệu, phân tích, đề xuất phương án và thi công kiểm nghiệm.

Phần II - Chương I: Tổng quan về mạch tích hợp

Hệ thống hóa lý thuyết vi mạch bán dẫn: định nghĩa IC, phân loại theo thang tích hợp (SSI, MSI, LSI, VLSI) và theo chức năng (Analog, Digital, ADC/DAC, Memory, Microprocessor). Trình bày đặc tính kỹ thuật của hai họ vi mạch số TTL và CMOS. Phân tích chi tiết nguyên lý lưu trữ của các dòng RAM (SRAM, DRAM) và các thế hệ ROM (PROM, MROM, EPROM, EEPROM), chỉ ra ưu điểm của EPROM trong việc tái sử dụng ô nhớ. Phân tích cấu trúc phần cứng vi xử lý tổng quát gồm CPU, bộ nhớ, khối xuất nhập (I/O) và hệ thống bus.

Phần II - Chương II: Giới thiệu Kit PROFI-5E

Khảo sát chi tiết thông số và sơ đồ chân của EPROM 2764, phân tích bảng trạng thái hoạt động và giản đồ thời gian của chu kỳ đọc, chu kỳ ghi dữ liệu. Phân tích cấu trúc phần cứng của CPU Intel 8085A: chức năng 40 chân tín hiệu, các thanh ghi tích lũy A, cờ trạng thái PSW (S, Z, AC, P, C), các ngắt phần cứng (TRAP, RST 7.5, RST 6.5, RST 5.5, INTR). Trình bày cấu trúc vi mạch 8255A, cấu hình các từ điều khiển Mode 0, Mode 1, Mode 2 và chế độ Set/Reset bit Port C. Giới thiệu tổng quan cấu trúc phần cứng của máy tính thực hành PROFI-5E gồm 4 khối chức năng: CPU/giải mã địa chỉ, bộ nhớ, khối xuất nhập và khối giao diện người dùng.

Phần II - Chương III: Thiết kế phần cứng

Trình bày sơ đồ khối và nguyên lý vận hành của card giao tiếp EPROM. Trình bày chi tiết tính toán thiết kế khối nguồn ổn áp $+5\text{V}$ sử dụng biến áp và IC 7805; thiết kế nguồn điều chỉnh điện áp nạp $V_{PP}$ ($+12{,}5\text{V} / +21\text{V}$) bằng IC LM317. Thiết lập công thức và tính toán các thông số điện trở phân cực ($R_{C1} = 330\ \Omega$, $R_{B1} = 3{,}3\text{ k}\Omega$, $R_{B2} = 2\text{ k}\Omega$) cho mạch chuyển đổi điện áp lập trình sử dụng 2 transistor C1815. Cung cấp sơ đồ nguyên lý hoàn chỉnh, bản vẽ mạch in PCB hai mặt và sơ đồ bố trí linh kiện thực tế.

Phần II - Chương IV: Thiết kế phần mềm

Xây dựng toàn bộ lưu đồ thuật toán và mã nguồn hợp ngữ Assembly 8085 phục vụ vận hành card. Chương trình được chia nhỏ thành các module chức năng độc lập: lưu đồ kiểm tra độ sạch ô nhớ EPROM, lưu đồ ghi dữ liệu, lưu đồ đọc dữ liệu, lưu đồ so khớp kiểm tra lỗi và các lưu đồ con phục vụ nhập xuất địa chỉ, dữ liệu qua bàn phím và LED 7 đoạn. Toàn bộ mã nguồn kèm chú thích chi tiết các lệnh thao tác I/O (IN, OUT), xử lý logic (ANI, ORA, RLC, RRC) và định thời trễ $54\text{ ms}$ cho xung lập trình.

Phần III: Phần kết luận và hướng phát triển

Đánh giá tổng kết kết quả sau 6 tuần thực hiện đồ án; phân tích những kinh nghiệm đúc kết trong quá trình thi công mạch phần cứng và lập trình vi xử lý; nêu rõ các tồn tại kỹ thuật và định hướng nâng cấp hệ thống mở rộng hỗ trợ đa chủng loại EPROM trong tương lai.

Kết quả và đóng góp

Kết quả kỹ thuật đạt được

  • Thi công phần cứng: Hoàn thiện bo mạch card ghi đọc EPROM 2764 dạng module cắm ngoài, kết nối ổn định với kit vi xử lý PROFI-5E thông qua vi mạch 8255A. Khối nguồn và mạch chuyển mạch transistor C1815 chuyển đổi chính xác giữa điện áp nuôi $+5\text{V}$ và điện áp nạp $+12{,}5\text{V} / +21\text{V}$.
  • Xây dựng phần mềm: Biên dịch thành công hệ thống phần mềm điều khiển bằng Assembly 8085, thực thi ổn định 4 quy trình kỹ thuật cốt lõi:
    1. Kiểm tra EPROM sạch: Tự động quét và xác nhận toàn bộ byte bộ nhớ đạt giá trị 0FFH.
    2. Ghi dữ liệu: Nạp chính xác dữ liệu từ vùng nhớ RAM sang EPROM với xung định thời trễ chuẩn $54\text{ ms}$ mỗi byte.
    3. Đọc dữ liệu: Truy xuất và hiển thị dữ liệu từng địa chỉ lên LED 7 đoạn.
    4. Kiểm tra dữ liệu (Verify): So khớp tự động giữa RAM và EPROM, phát hiện lỗi sai lệch từng bit và hiển thị cảnh báo "Err".

Đóng góp của đồ án

  • Đưa ra giải pháp kỹ thuật hoàn chỉnh để chế tạo thiết bị nạp EPROM hoạt động độc lập, không phụ thuộc vào máy tính cá nhân, giúp tối ưu hóa chi phí và không gian làm việc trong môi trường thí nghiệm vi xử lý.
  • Cung cấp tài liệu thiết kế chi tiết bao gồm công thức tính toán phân cực transistor bão hòa cho mạch chuyển mức điện áp cao và phương pháp giải đa hợp bus dữ liệu/địa chỉ qua IC chốt 74373 kết hợp vi mạch 8255A.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của đề tài

  • Phạm vi hỗ trợ linh kiện: Phần cứng và phần mềm chỉ được thiết kế dành riêng cho một chủng loại bộ nhớ duy nhất là Intel EPROM 2764 ($8\text{ KB}$), chưa tương thích với các vi mạch EPROM khác trong họ 27xx (như 2716, 2732, 27128, 27256, 27512) hoặc họ EEPROM 28xxx.
  • Tính năng chuyển mạch điện áp: Việc lựa chọn mức áp nạp $V_{PP}$ giữa $+12{,}5\text{V}$ và $+21\text{V}$ vẫn phải thực hiện thủ công bằng biến trở/chuyển mạch cơ khí dựa trên thông số vỏ chip, chưa có cơ chế tự động nhận dạng.
  • Mức độ tích hợp: Thiết kế mang tính đơn giản hóa phục vụ mục tiêu học tập, thực hiện trong thời gian ngắn (6 tuần) nên chưa mở rộng thêm giao tiếp truyền thông với máy tính qua cổng nối tiếp hoặc cổng song song.

Hướng nghiên cứu phát triển

  • Mở rộng cấu trúc phần cứng và thiết kế lại phần mềm để tạo thành bộ nạp EPROM đa năng, hỗ trợ toàn bộ các dòng EPROM và EEPROM thông dụng trên thị trường.
  • Tích hợp mạch tự động điều chỉnh và cấp mức điện áp lập trình $V_{PP}$ bằng phần mềm điều khiển, loại bỏ hoàn toàn thao tác chuyển mạch cơ khí.
  • Bổ sung giao tiếp máy tính (RS-232 hoặc giao tiếp song song) để cho phép truyền nạp các file nhị phân (Binary/HEX) trực tiếp từ môi trường biên dịch trên PC.

Giá trị tham khảo

Tài liệu là nguồn tham khảo kỹ thuật phù hợp cho:

  • Sinh viên ngành Kỹ thuật Điện tử, Kỹ thuật Máy tính và Tự động hóa: Học tập phương pháp ghép nối vi xử lý 8-bit (họ 8085, Z80) với các vi mạch ngoại vi 8255A và bộ nhớ ngoài.
  • Kỹ sư và kỹ thuật viên phần cứng: Tham khảo thiết kế khối chuyển mạch mức điện áp cao tự động bằng transistor bão hòa và thiết kế mạch nguồn ổn áp hai cấp ($+5\text{V}$ và $+12{,}5\text{V} / +21\text{V}$).
  • Người học lập trình hợp ngữ (Assembly): Tham khảo giải thuật quét phím ma trận, xuất LED 7 đoạn, kỹ thuật tạo trễ định thời phần mềm và phương pháp tổ chức bộ nhớ trong hệ thống nhúng cổ điển.

Câu hỏi thường gặp

Đề tài sử dụng loại vi mạch nhớ nào và dung lượng lưu trữ là bao nhiêu?

Đề tài thiết kế dành riêng cho vi mạch EPROM 2764 do hãng Intel sản xuất. Chip có dung lượng lưu trữ là $8\text{ KB} \times 8\text{ bit}$ (tương đương $65.536\text{ bit}$), sử dụng 13 đường địa chỉ ($A_0 - A_{12}$) và 8 đường dữ liệu ($D_0 - D_7$).

Tại sao mạch cần sử dụng vi mạch chốt 74373 giữa 8255A và EPROM?

Hệ thống sử dụng Port A của 8255A cho hai nhiệm vụ: vừa xuất 8-bit địa chỉ thấp ($A_0 - A_7$), vừa truyền nhận 8-bit dữ liệu ($D_0 - D_7$). Do đó, vi mạch chốt 74373 được bố trí để khóa và giữ nguyên trạng thái của 8 đường địa chỉ thấp sau khi xuất, giúp Port A có thể tự do chuyển sang chế độ truyền dữ liệu mà không làm sai lệch địa chỉ ô nhớ đã chọn trên EPROM.

Điện áp lập trình $V_{PP}$ của EPROM 2764 được cung cấp và điều khiển như thế nào?

Điện áp $V_{PP}$ ($+12{,}5\text{V}$ hoặc $+21\text{V}$ tùy loại chip) được tạo ra từ khối nguồn ổn áp dùng IC LM317. Mạch sử dụng 2 transistor C1815 làm việc ở chế độ bão hòa được điều khiển từ Port C của 8255A: ở chế độ đọc hoặc chờ, chân $V_{PP}$ được duy trì ở mức $+5\text{V}$; khi bước vào chế độ ghi, transistor chuyển mạch đưa mức điện áp cao $V_{PP}$ vào chip EPROM.

Độ rộng xung trễ khi ghi một byte dữ liệu vào EPROM 2764 là bao nhiêu?

Trong chương trình ghi (7500H), sau khi xuất địa chỉ và dữ liệu ổn định lên các bus, vi điều khiển kích hoạt tín hiệu nạp tại Port C và gọi liên tiếp 2 lần chương trình con tạo trễ 02EFH (mỗi lần khoảng $27\text{ ms}$), tạo ra độ rộng xung nạp tổng cộng xấp xỉ $54\text{ ms}$ để đảm bảo dữ liệu được ghi cố định vào ô nhớ bán dẫn.

Khi kiểm tra dữ liệu nạp bị sai lệch (Verify Error), hệ thống thông báo bằng cách nào?

Trong chương trình kiểm tra dữ liệu (7600H), vi xử lý đọc từng byte từ EPROM và so sánh với RAM (CMP B). Nếu phát hiện dữ liệu không trùng khớp, chương trình lập tức nhảy đến nhãn SAI, xuất dữ liệu điều khiển ra 8 LED 7 đoạn để hiển thị chữ "Err" (sử dụng các mã ký tự LED 79H, 50H, 50H tương ứng).

Kết luận

Đồ án tốt nghiệp "Thiết Kế và Thi Công Mạch Ghi Đọc EPROM" của sinh viên Ngô Sỹ Lợi đã giải quyết trọn vẹn bài toán thiết kế phần cứng và lập trình hệ thống cho card giao tiếp nạp đọc chip nhớ EPROM 2764 trên kit thực hành vi xử lý 8085 PROFI-5E. Hệ thống hoàn thành đầy đủ các tính năng kỹ thuật bao gồm kiểm tra sạch ô nhớ, nạp dữ liệu với xung định thời chính xác, đọc và đối chiếu kiểm tra dữ liệu thực tế. Công trình là tài liệu kỹ thuật có giá trị thực tiễn cao trong đào tạo và nghiên cứu kỹ thuật vi xử lý và ghép nối thiết bị ngoại vi.