Mở đầu: Mạch đếm hạch đếm xung là một hệ lôgic dãy được tạo thành từ sự kết hợp của các Flip - Flop. Mach có một đâu vào cho xung đếm và nhiều đầu ra. Các đầu ra này thường là các đầu ra Q cho các FF, Vì Q chỉ có thể có hai trạng thái là 1 và 0 cho nên sự sắp xếp các đầu ra này cho phép ta biểu diễn kết quả dưới dạng một số hệ hai có số bit bằng số FF dùng trong mạch đếm. Điều kiện cơ bản để một mạch được gọi là mạch đếm là nó có các trạng thái khác nhau, tối đa của mạch cũng bị giới hạn.
Số xung tối đa đếm được gọi là dung lượng Bi đếm. Xung đếm A|B it Nếu cứ tiếp tục kích thích khi đã tới hạn mạch sẽ trở về trạng thái khởi đầu, tức là mạch có tính chất tuần hoàn. Có nhiều phương pháp kết hợp các Flip-Flop cho nên có rất nhiều loại mạch đếm. Tuy nhiên, chúng ta có thể sắp chúng vào ba loại chính là: mạch đếm nhị phân, mạch đếm BCD, và mạch đếm modul M.
Mạch đếm nhị phân: Là loại mạch đếm trong đó có trạng thái của mạch được trình bày đưới đạng số nhị phân. Một mạch đếm nhị phân sử dụng n Flip-Flop sé c6 đụng lượng là 2". Mạch đếm BCD: Thường dùng 4 FF nhưng chỉ cho mười trạng thái khác nhau để biểu diễn các số hệ 10 từ 0 đến 9. Mạch đếm modul M: bất kỳ.
Là mạch đếm có dung lượng là M, với M là số nguyên dương kiến Vì vậy mạch đếm loại này có rất nhiều dạng khác nhau tuỳ theo sáng của nhà thiết kế nhằm thoả mãn nhu cầu sử dụng. kiểu Mạch đếm modul M thường dùng cổng logic với Flip-Flop và các hổi tiếp đặc biệt để có thể trình bày kết quả dưới đạng số hệ hai tự nhiên hay dưới dạng mã nào đó. 'Về chức năng của mạch đếm, người ta phân biệt: '§VTH: Nguyễn Thành Nhơn Trang 8 Luận văn tôt nghiệp GVHD: Uguyén Tau Dit Các mạch đếm lên (up counters) hay còn gọi là mạch đếm cộng, mạch đếm thuận. Các mạch đếm xuống: (down counters) hay còn gọi là mạch đếm trừ, mạch đếm nghịch.
Các mạch đếm lên - xuống (up - down counters) hay còn gọi là mạch đếm hỗn hợp, mạch đếm thuận nghịch. Về phương pháp đưa xung clock vào mạch đếm, người ta phân ra: Phương pháp đồng bộ: Phương pháp này xung clock được đưa đến các Flip Flop cùng một lúc. Phương pháp không đồng bộ: Phương pháp này xung clock được đưa đến một FF, rồi các FF còn lại kích thích lẫn nhau. Tốc độ tác động của mạch đếm là tham số quan trọng và được xác định bởi hai tham số khác là: Tân số cực đại của dãy xung mà bộ đếm có thể đếm được.
Khoảng thời gian thiết lập của mạch đếm: tức là khoảng thời gian từ khi đưa xung đếm vào mạch cho tới khi thiết lập xong trạng thái trong bộ đếm tương ứng với khung đầu vào. Các Flip-Flop thường dùng trong mạch đếm là loại RST và JK dưới dạng rời hay tích hợp. Mạch gì Mỗi Flip-Flop có hai trạng thái ổn định (hai trạng thái bền) và ta có thể kích thích Flip-Flop để có được một trong hai trạng thái như ý muốn. Sau khi kích thích Flip-Flop sẽ giữ hai trạng thái này cho đến khi nó buộc bị thay đổi.
Vì có đặc tính như vậy nên ta bảo rằng Flip-Flop là mạch có tính nhớ được hay mạch nhớ. Như vậy, nếu dùng nhiều Flip-Flop ta có thể ghi vào đó một hay nhiều dữ liệu đã được mã hoá dưới dạng một chuỗi các số hệ nhị phân là 0 và 1. Các FF dùng vào công việc như thế tạo thành một loại mạch là mạch ghi mà trong nhiễu trường hợp còn gọi là thanh ghi (register). Thông thường các FF không nằm cô lập mà chúng được nối lại với nhau theo một cách nào đó để có thể truyền từng phần dữ liệu cho nhau.
Dưới hình thức này ta có thanh ghi dịch (shift register). SVTH: Nguyén Thành Nhơn Trang 9 Luận văn tôt nghiệp GVHD: Uguyén Tan Dot Thanh ghi dịch là một phan tứ quan trọng trong các thiết bị số từ máy đo cho đến máy tính. Ngoài nhiệm vụ ghi nhớ dữ liệu, chúng còn thực hiện một số chức năng khác nhau. Có hai phương pháp đưa dữ liệu vào mạch là: nối tiếp (serial) và song song (parallel) tao thành các mạch ghi nối tiếp và mạch ghi song song.
Thanh ghi được tích hợp trong các IC sau: + 74164 <> 4034: thanh ghi độc lập 8 bit. + 74165 < 4021 : thanh ghi dich 8 bit. + 74166 <> 4014 : thanh ghi dich 8 bit. + 74194 <> 40194 :thanh ghi dịch 4 bit.
74195 <> 40195 :thanh ghi dich 4 bit. + SVTH: Nguyễn Thành Nhơn Trang 10 Luận văn t6t nghiép GVHD: Uguyén Tén Dit Chương II: GIAO TIẾP GIỮA TTL VÀ CMOS 1L Mục đích giao tiếp: Trong khi một ngõ TTL có thể thúc trực tiếp nhiều ngõ TTL, một ngõ ra CMOS có thể thúc trực tiếp nhiều ngõ CMOS: thì đôi khi ta phải dùng hỗn tap IC TTL va CMOS trong ciing một mạch hay vì hệ thống vì lẽ không có IC cùng loại, lúc đó vấn để giao tiếp giữa hai loại họ IC được đặt ra mà lý do là điện thế ra, vào và khả năng dòng ra vào của hai mạch logic khác nhau. Sau đây là bảng giá trị dòng điện và điện áp cho việc giao tiếp CMOS va TTL: f | Thông số | 4000B | 74HC | 74HTC 74 74LS | 74AS | 74ALS Vin (min) 3,5V | 3,5V 2,0V 2,0V | 2,0V | 2,0V | 2,0V Vạ (max) | 15 | 10V | 08V | osv | ogsv | osv | osv Vox (min) | 4,95 46 24V 27V | 27V | 27V | 27V | Vor(max) | 0,05V | 0,1V 0,1V 04V | 05V | 0,5V | 0,V | I„(max) | luA | Ip 1pA | 400A | 200A | 200uA | 200A | In max) | luA | lụ luA | 1,6uA | 0,4UA | 2mA | 100pA lou(max) | 04mA | 4mA 4mA |0,4mA | 0/4mA | 2mA | 400uA Io. (max) | 0,4mA | 4mA 4pA 16mA | 8mA | 20mA | 8mA Il.
Giao tiép gitta TTL va CMOS. Khi ngõ ra của cửa TTL ở mức cao (logic 1) dòng điện từ Vcc chay qua transistor tải hay điện trở kéo lên để vào mạch CMOS. Dòng điện tải (vào mach CMOS) phải nhỏ hơn dòng điện nguồn của mach TTL ở mức logic 1 để không hạ thấp mức điện thế ra của mạch TTL xuống dưới mức điện thế vào ở trạng thái 1 của mach CMOS. Vì dòng điện vào trạng thái 1 của mạch CMOS.
Chỉ bằng ở 10pA nên không có vấn để gì. Mạch TTL có 3 kiểu mạch ra: điện trở kéo lên, cực thu để hở và kéo Tên tích cực. Do đó xét 3 trường hợp: Điện trở kéo lên: trường hợp mạch ngõ ra có điện trở kéo lên như hình 1 ta có thể mắc trực tiếp vào CMOS. Cực thu để hở: (hình 2): với mạch TTL có ngõ ra kiểu này ta phải mắc thêm điện trở kéo lên để giao tiếp với CMOS.
Không nên sử dụng hỗn tạp mach CMOS, TTL lam tải mà chỉ toàn CMOS thôi. SVTH: Nguyễn Thành Nhơn Trang l1 Luận văn tôi nghiệp GVHD: 2fg„gãx Vin Dist Ngõ ra kéo lên tích cực (hình 3) đây là kiểu ra phổ biến nhất của TTL. Điện thế ra tối thiểu ở mức cao 2,4 V là dòng điện tải 100 A. Khi tải là cửa CMOS điện thế ra ở logic 1 của mạch TTL là: 10pA Vo = Veo - Veg - Vo - Ra - B Điện thế này dưới 4V khiến CMOS không hoạt động đúng nên phải dùng điện trở kéo lên R„ bên ngoài mạch TTL.
Sv sự w +V 1k 1k NPN — Ì = TTL = = Hình 1 Hình 2 — “H98 5V sự w v te new h Ầ1 Hình 4 Cách chọn điện trở kéo lên: “Trị số tối thiểu của điện trở kéo lên R, cho bởi: Vpp - Vor (max) Re (min) = Tou - Ni Vox (max): dién thé tdi da ra 6 mttc logic 0 cla TTL. Io: dong dién nhan cia TTL 6 mite Logic 0. N: số mạch CMOS mắc vào ngõ ra cla TTL, 1„; dòng điện vào ở logic 0 của một CMOS. §VTH: Nguyễn Thành Nhơn Trang 12 Luận văn tốt nghiệp GVHD: 7fgz„yã “7 fux R, nhé hon R, (min) ở trên sẽ tạo dòng điện vượt khả năng nhận dòng của TTL ở logic 0.
Trị tối đa của R, là: Vee (min) - Vụ (min, R, (max): Tcex - Nhu Vụu (min): điện thế vào tối thiểu ở logic 1 cửa CMOS. Icex: dòng điện sé thu phát của transitor ra cla TTL. Ty: dong điện vào mức logic 1 của CMOS. R, (max): tùy thuộc chủ yếu vào dòng điện nghịch Icex vì dòng điện ngõ vào của CMOS rất nhỏ.
Với một cửa CMOS.5 Rx (max) = TOOK A =15KQ sf pms TTL CMOS Hình 5 Để thời gian trì ham ngắn Rx phải có trị số nhỏ hơn nhưng công suất tiêu tán lại tăng nhanh khi Rx nhỏ hơn I KO. Do đó, Rx thường được chọn từ 1 kO đến vài KO. *Trường hợp TTL thúc CMOS với Vpp lớn hơn 5 V Khi CMOS hoạt động ở điện thế VDD cao hơn 5V vẫn có thể dùng điện kéo lên nhưng chỉ với TTL loại Cực thu để hở và chịu điện thế cao (hình 6): như 7406 (sáu đảo); 7407 (sáu thúc); 7426 ( 4 nand 2 ngõ vào). Cách khác là dùng một transitor đệm (hình 7).
Mạch đệm không được giảm tốc độ giao hoán tối đa của hệ thống (bằng cách thêm tụ 47 up) và phải đầm bảo độ miễn nhiễu tốt bằng cách mắc thêm điện trở Ry. SVTH: Nguyễn Thành Nhơn Trang 13 Luận văn tôt nghiệp GVHD: Uguyén Tin Dit sv w ‘Vades -18¥ sv 'Vdd=5-18V. wv et CMOS t> + TTL => CMOS Hình 7 Hình 8 II. - Giao tiếp giữa CMOS - TTU Ngõ ra cửa CMOS ở mức logic 1 rất gần Vpp.
Và ở mức logic 0 rất wan mass. Nên về điện thế cmoss có thé giao tiếp trực tiếp với TTL. Còn về dong thì khi CMOS 6 trang thái cao nó có thể cung cấp ít nhất 200 pA. Trong lúc yéu cầu dòng của TTL chỉ 40 ðA nhưng ở trạng thái thấp CMOS chỉ có thể nhận tối đa 078 mA trong lúc yêu cầu dòng của TTL là 1,6 mA.
Kết quả là CMOS khóng thể thúc trực tiếp một ngõ TTL loại 74 hay tương đương. Nếu CMOS hoạt động ở VDD 5V có thể thúc trực tiếp một ngõ 74LS, hay hai ngõ 74L. các đệm CMOS như 4049 (đảo), 4050 (không đảo). có thể thúc trực tiếp hai ngõ 74 hoặc 8 ngõ 74L hay 40 ngõ 74 LS khi chọn điện trở kéo lén thích hợp.