Giới thiệu dự án

Sự bùng nổ của các nguồn năng lượng tái tạo, đặc biệt là quang điện mặt trời (Solar Photovoltaic - PV), đang định hình lại cấu trúc lưới điện toàn cầu. Theo báo cáo từ Cơ quan Năng lượng Tái tạo Quốc tế (IRENA), năng lượng mặt trời chiếm hơn 55% tổng công suất nguồn điện tái tạo mới được lắp đặt hàng năm. Tuy nhiên, rào cản kỹ thuật lớn nhất trong việc khai thác nguồn điện mặt trời phân tán nằm ở khâu biến đổi điện tử công suất: chuyển đổi dòng điện một chiều (DC) không ổn định từ các tấm pin hoặc hệ lưu trữ ắc quy thành dòng điện xoay chiều (AC) chuẩn sin để cung cấp cho tải dân dụng và công nghiệp.

                  +-----------------------+
                  |  Quang điện (PV Panel)|
                  +-----------+-----------+
                              | (Nguồn DC biến thiên)
                              v
                  +-----------------------+
                  |    Bộ Boost DC-DC     |<---+ (Hồi tiếp điện áp PID)
                  +-----------+-----------+    |
                              | (Điện áp DC Bus ổn định)
                              v
                  +-----------------------+
                  | Mạch Cầu H 1 (Bridge1)|----+
                  +-----------------------+    |
                              |                | Ghép nối tiếp (Cascade)
                  +-----------------------+    | Tạo 5 mức điện áp
                  | Mạch Cầu H 2 (Bridge2)|----+
                  +-----------+-----------+
                              |
                              v
                  +-----------------------+
                  | Tải AC (+2Vdc..-2Vdc) |
                  +-----------------------+

Các bộ nghịch lưu hai bậc (2-level inverters) truyền thống sử dụng phương pháp điều chế độ rộng xung (PWM) tần số cao thường tạo ra ứng suất biến thiên điện áp rất lớn ($dv/dt$), gây tổn hao đóng cắt (switching loss) cao, sinh ra sóng hài bậc cao có hại và đòi hỏi bộ lọc ngõ ra cồng kềnh, đắt tiền. Đồ án "Thiết kế và thi công bộ biến đổi nguồn DC-AC một pha 5 bậc sử dụng pin mặt trời" do sinh viên ngành Công nghệ Kỹ thuật Điện - Điện tử, Trường Đại học Sư phạm Kỹ thuật TP.HCM thực hiện, giải quyết triệt để các hạn chế trên bằng cách ứng dụng cấu trúc nghịch lưu đa bậc ghép tầng (Cascade H-Bridge Multilevel Inverter - CHB) kết hợp xử lý tín hiệu số chuyên dụng DSP.

Problem Statement & Pain Points

  1. Ứng suất điện áp cao ($dv/dt$) và suy hao linh kiện: Bộ nghịch lưu 2 bậc truyền thống chuyển mạch trực tiếp giữa toàn bộ dải điện áp nguồn (từ $0$ lên $+V_{dc}$ hoặc $-V_{dc}$), tạo xung điện áp dốc đứng làm suy giảm tuổi thọ cách điện của cuộn dây động cơ và linh kiện bán dẫn.
  2. Tổng biến dạng sóng hài (Total Harmonic Distortion - THD) lớn: Dạng sóng đầu ra của nghịch lưu 2 bậc chứa nhiều thành phần sóng hài bậc cao, đòi hỏi cuộn cảm và tụ điện lọc thụ động (LC filter) kích thước lớn.
  3. Độ ổn định nguồn DC phụ thuộc bức xạ: Điện áp pin mặt trời thay đổi liên tục theo cường độ bức xạ và nhiệt độ môi trường, nếu không có tầng tiền biến đổi (pre-regulator) DC-DC thích nghi sẽ làm dao động điện áp đầu ra AC.
  4. Độ trễ xử lý điều khiển số: Các thuật toán điều chế đa bậc yêu cầu tính toán nhiều vector trạng thái trong thời gian thực tính bằng micro-giây ($\mu s$), vượt quá năng lực xử lý của các vi điều khiển 8-bit hoặc 16-bit phổ thông.

Mục tiêu dự án

  1. Mục tiêu 1: Nghiên cứu lý thuyết và tính toán thiết kế tầng tiền biến đổi Boost Converter nâng áp DC từ hệ thống pin mặt trời/ắc quy (12VDC) lên mức điện áp ổn định yêu cầu.
  2. Mục tiêu 2: Thiết kế, chế tạo phần cứng bộ nghịch lưu một pha 5 bậc cấu trúc ghép tầng (Cascade) gồm 2 cầu H độc lập sử dụng khóa công suất IGBT 25N120NTD (1200V, 25A) và mạch kích cách ly quang tốc độ cao.
  3. Mục tiêu 3: Xây dựng giải thuật điều chế độ rộng xung sin (SPWM) đa sóng mang kết hợp thuật toán điều khiển điện áp kín PID cho mạch Boost trên nền tảng vi xử lý DSP Texas Instruments TMS320F28335 (150 MHz) và TMS320F28379D (Dual-Core 200 MHz).
  4. Mục tiêu 4: Ứng dụng phương pháp thiết kế hướng mô hình (Model-Based Design) thông qua MATLAB/Simulink và TI Embedded Coder để nhúng trực tiếp code điều khiển thời gian thực xuống phần cứng DSP.
  5. Mục tiêu 5: Kiểm nghiệm thực nghiệm với tải thuần trở và tải đèn, đánh giá chất lượng dạng sóng ngõ ra 5 bậc qua máy hiện sóng Oscilloscope và đối soát độ chính xác với mô hình mô phỏng.

Giải pháp và phạm vi thực hiện

  • Phương pháp tiếp cận: Sử dụng cấu trúc ghép tầng 2 cầu H (Cascade H-Bridge) với nguồn DC riêng rẽ. Phương pháp này cho phép tổng hợp điện áp ngõ ra thành 5 mức bậc thang: $+2V_{dc}, +V_{dc}, 0, -V_{dc}, -2V_{dc}$, giúp dạng sóng tiệm cận sóng sin chuẩn ngay cả khi chưa qua bộ lọc sâu.
  • Kết quả kỳ vọng: Dạng sóng điện áp ngõ ra phân bậc rõ ràng, điện áp đặt trên mỗi khóa bán dẫn giảm $50%$ so với mạch 2 bậc cùng công suất, biên độ điện áp ra ổn định ở tần số 50 Hz.
  • Phạm vi & Giới hạn: Nghiên cứu tập trung vào hệ thống nghịch lưu độc lập (Stand-alone PV System) cấp nguồn cho tải 1 pha công suất vừa và nhỏ; chưa tích hợp giải thuật bám điểm công suất cực đại (MPPT) phức tạp và chưa hòa lưới điện quốc gia (Grid-tied).

Phân tích và thiết kế giải pháp

Phân tích hiện trạng

Tiêu chí phân tích Nghịch lưu 2 bậc cổ điển (Traditional 2-Level) Nghịch lưu Diode kẹp (NPC Multilevel) Nghịch lưu Tụ bay (Flying Capacitor) Nghịch lưu Ghép tầng (Cascade H-Bridge) - Đề tài
Số mức điện áp ($m$) 2 mức ($0, V_{dc}$) Đa mức ($n$ mức) Đa mức ($n$ mức) 5 mức ($-2V_{dc} \dots +2V_{dc}$)
Số lượng linh kiện 4 khóa bán dẫn Cần thêm $2(n-2)$ diode kẹp Cần $(n-1)(n-2)/2$ tụ điện 8 IGBT (2 Cầu H)
Ứng suất điện áp ($dv/dt$) Cực đại ($100% V_{dc}$) Trung bình ($V_{dc}/(n-1)$) Trung bình ($V_{dc}/(n-1)$) Thấp ($V_{dc}/2$ trên mỗi bộ)
Độ phức tạp cân bằng DC Không áp dụng Rất khó cân bằng điểm trung tính Phải nạp trước điện áp ban đầu cho tụ Độc lập hoàn toàn (nguồn riêng)
Chất lượng sóng ngõ ra THD cao, nhiều hài bậc cao THD thấp THD thấp THD cực thấp, dạng sóng mịn
Khả năng mở rộng bậc Không Giới hạn do số diode tăng bậc 2 Giới hạn do số tụ điện cồng kềnh Dễ dàng ghép nối thêm module

Yêu cầu hệ thống (Phân cấp MoSCoW)

  • Must-have (Bắt buộc):
    • Mạch công suất 2 cầu H ghép nối tiếp hoạt động an toàn, chống hiện tượng trùng dẫn (shoot-through) với điều kiện khóa bù: $S_1 + S_4 = 1$ và $S_3 + S_2 = 1$.
    • Mạch điều khiển xuất được 8 xung PWM kích driver cách ly quang độc lập cho 8 IGBT.
    • Tầng Boost Converter duy trì điện áp ngõ ra ổn định khi nguồn cấp DC đầu vào dao động.
  • Should-have (Nên có):
    • Khả năng nạp code trực tiếp từ MATLAB/Simulink thông qua JTAG interface mà không cần viết mã Assembly/C thuần thủ công.
    • Mạch nguồn phụ trợ cách ly cung cấp $+15\text{V}$, $-5\text{V}$, $+5\text{V}$, $+3.3\text{V}$ bằng các IC ổn áp LM7815, LM7905, LM7805.
  • Could-have (Có thể mở rộng):
    • Tích hợp giao tiếp UART/SCI truyền dữ liệu điện áp và dòng điện lên máy tính theo thời gian thực.
  • Won't-have (Chưa thực hiện):
    • Thuật toán hòa đồng bộ pha PLL để hòa lưới điện xoay chiều.

Thiết kế kiến trúc hệ thống

+-----------------------------------------------------------------------------------+
|                              HỆ THỐNG NGHỊCH LƯU 5 BẬC                            |
+-----------------------------------------------------------------------------------+
|                                                                                   |
|  +---------------------+      +---------------------+      +-------------------+  |
|  | Nguồn PV / Acquy 1  | ---> |   Boost DC-DC (1)   | ---> |  Module Cầu H 1   |  |
|  +---------------------+      +---------------------+      +---------+---------+  |
|                                                                      | (V_H1)     |
|  +---------------------+      +---------------------+                v            |
|  | Nguồn PV / Acquy 2  | ---> |   Boost DC-DC (2)   | ---> |  Module Cầu H 2   |  |
|  +---------------------+      +---------------------+      +---------+---------+  |
|                                                                      | (V_H2)     |
|                                                                      v            |
|                                                     +--------------------------+  |
|                                                     | Tải: V_out = V_H1 + V_H2 |  |
|                                                     +--------------------------+  |
|                                                                                   |
|  +-----------------------------------------------------------------------------+  |
|  | KHỐI ĐIỀU KHIỂN TRUNG TÂM (DSP TI TMS320F28335 / TMS320F28379D)             |  |
|  | - ePWM Module: Phát 8 kênh PWM điều chế SPWM đa sóng mang                   |  |
|  | - ADC Module: Đọc tín hiệu hồi tiếp dòng/áp bảo vệ                          |  |
|  | - Mạch Driver Opto: TLP250 / Totem-pole cách ly quang chống nhiễu          |  |
|  +-----------------------------------------------------------------------------+  |
+-----------------------------------------------------------------------------------+

Thông số kỹ thuật Technology Stack

Phần cứng điều khiển:
├── Texas Instruments TMS320F28335 (32-bit Floating-Point DSP, 150 MHz, 512KB Flash)
└── Texas Instruments TMS320F28379D LaunchPad (Dual-Core C28x + Dual CLA, 200 MHz, 800 MIPS)

Linh kiện bán dẫn & Driver:
├── IGBT Discrete: Fairchild/ON Semi 25N120NTD (V_CES = 1200V, I_C = 25A, V_CE(sat) = 2.0V)
├── Driver IC: Optocoupler TLP250 (Cách ly điện áp 2500Vrms, dòng đỉnh ngõ ra 1.5A)
└── IC Nguồn ổn áp: L7815CV (+15V), L7905CV (-5V), LM7805CT (+5V)

Nền tảng phần mềm & Toolchain:
├── MathWorks MATLAB / Simulink Version 2017b (Simscape Electrical / Power Systems)
├── Embedded Coder Support Package for Texas Instruments C2000 Processors
├── Texas Instruments Code Composer Studio (CCS) IDE v8.x
└── TI C2000Ware / controlSUITE v3.4.9

Thiết kế an toàn và bảo vệ phần cứng

  1. Dead-time Generation: Cài đặt khoảng thời gian chết (dead-time) $t_{dead} \ge 2.5,\mu\text{s}$ trên module ePWM phần cứng của DSP giữa hai van công tắc trên cùng một nhánh cầu để ngăn chặn triệt để hiện tượng trùng dẫn phá hủy IGBT.
  2. Cách ly quang học (Galvanic Isolation): Toàn bộ tín hiệu điều khiển logic $0-3.3\text{V}$ từ DSP được cách ly hoàn toàn với mạch lực công suất cao thông qua optocoupler chuyên dụng, bảo vệ an toàn cho chip xử lý khi xảy ra sự cố quá áp hoặc ngắn mạch.
  3. Phân cực âm khóa van: Sử dụng nguồn đối xứng $+15\text{V} / -5\text{V}$ cho mạch kích gate IGBT, trong đó mức áp $-5\text{V}$ đặt lên cực Gate-Emitter ($V_{GE}$) khi khóa giúp triệt tiêu dòng rò và ngăn ngừa hiện tượng kích dẫn ký sinh do điện dung Miller $C_{gc}$ trong quá trình chuyển mạch $dv/dt$ cao.

Phương pháp luận phát triển (Methodology)

Dự án áp dụng mô hình V-Model cải tiến dành cho hệ thống nhúng điện tử công suất:

[Phân tích toán học & Cấu trúc đa bậc] ---------------------> [Kiểm nghiệm thực tế trên tải]
       \                                                                  /
    [Mô phỏng Simulink SPWM & Boost]                         [Đo kiểm tín hiệu Oscilloscope]
             \                                                    /
          [Thiết kế sơ đồ nguyên lý & PCB] -----------> [Chế tạo phần cứng & Bo driver]
                         \                                /
                          [Sinh mã tự động Embedded Coder]
  • Quản lý rủi ro:
    • Rủi ro ngắn mạch bus DC: Bố trí cầu chì tác động nhanh trên mỗi đường DC bus và thử nghiệm điện áp thấp trước khi tăng lên điện áp danh định.
    • Rủi ro trễ xung điều khiển: Sử dụng module phần cứng chuyên dụng ePWM và HRPWM (độ phân giải thời gian thực 150 ps) tích hợp trong DSP C2000 để đảm bảo tính tất định về mặt thời gian.

Implementation và kết quả

Quy trình phát triển phần cứng & phần mềm

Hệ thống được chia thành 4 giai đoạn triển khai chi tiết:

  • Giai đoạn 1: Thiết kế mạch lực và nguồn nuôi: Tính toán điện cảm, tụ lọc cho tầng Boost DC-DC; thiết kế bo mạch in (PCB) công suất cho 2 cầu H độc lập với đường mạch chịu dòng lớn và khoảng cách cách điện an toàn (creepage & clearance).
  • Giai đoạn 2: Thiết kế mạch kích Gate Driver: Tích hợp tầng đệm transistor đẩy-kéo (Totem-Pole) sau Opto cách ly để nâng dòng nạp/xả nhanh tụ ký sinh $C_{ies}$ của IGBT, giảm thiểu tổn hao đóng cắt.
  • Giai đoạn 3: Lập trình nhúng điều khiển trên MATLAB/Simulink: Khai báo cấu hình ngoại vi F28335/F28379D ePWM Block, thiết lập tần số sóng mang tam giác $f_{sw} = 10\text{ kHz}$, tần số sóng sin điều khiển $f_{ref} = 50\text{ Hz}$.
  • Giai đoạn 4: Tích hợp toàn hệ thống và hiệu chỉnh: Nối tầng nguồn pin mặt trời $\rightarrow$ Bộ tăng áp Boost $\rightarrow$ Module nghịch lưu Cascade 5 bậc $\rightarrow$ Tải tiêu thụ.
/* ========================================================================== */
/* Cấu hình thanh ghi ePWM cho TMS320F28335 điều khiển Cascade Inverter 5 bậc */
/* ========================================================================== */
void InitEPwm_5Level_Cascade(void) {
    // 1. Cấu hình Time-Base (TB) Submodule
    EPwm1Regs.TBPRD = 3750;                  // Chu kỳ PWM cho tần số 10 kHz (SYSCLKOUT = 150MHz)
    EPwm1Regs.TBPHS.half.TBPHS = 0x0000;     // Pha ban đầu = 0
    EPwm1Regs.TBCTR = 0x0000;                // Xóa bộ đếm
    EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Đếm đối xứng Up-Down để giảm sóng hài
    EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; // Chia tần số cao = 1
    EPwm1Regs.TBCTL.bit.CLKDIV = TB_DIV1;    // Chia tần số cơ bản = 1

    // 2. Cài đặt khoảng thời gian chết Dead-band (DB) Submodule
    EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; // Bật dead-band cho cả sườn lên và xuống
    EPwm1Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC;      // Active High Complementary (kích đối nghịch)
    EPwm1Regs.DBFED = 375;                         // Khoảng thời gian chết cạnh xuống = 2.5 us
    EPwm1Regs.DBRED = 375;                         // Khoảng thời gian chết cạnh lên = 2.5 us

    // 3. Cấu hình Action-Qualifier (AQ) Submodule
    EPwm1Regs.AQCTLA.bit.CAU = AQ_CLEAR;           // Xóa mức thấp khi đếm lên gặp CMPA
    EPwm1Regs.AQCTLA.bit.CAD = AQ_SET;             // Đặt mức cao khi đếm xuống gặp CMPA
}

Thuật toán điều chế SPWM đa sóng mang phân mức (Level-Shifted In-Phase Disposition):
Carrier 1: Tam giác mức trên [0 đến +V_carrier]
Carrier 2: Tam giác mức dưới [-V_carrier đến 0]
Sóng điều chế: V_ref = M * sin(2 * pi * 50 * t)

Quy tắc đóng ngắt Cầu H 1 (Bridge 1) và Cầu H 2 (Bridge 2):
- Khi V_ref > 0 và V_ref > Carrier 1:  Kích Bridge 1 = +Vdc, Bridge 2 = +Vdc  ==> V_out = +2Vdc
- Khi V_ref > 0 và V_ref < Carrier 1:  Kích Bridge 1 = +Vdc, Bridge 2 = 0     ==> V_out = +Vdc
- Khi V_ref = 0:                       Kích Bridge 1 = 0,    Bridge 2 = 0     ==> V_out = 0
- Khi V_ref < 0 và V_ref > Carrier 2:  Kích Bridge 1 = -Vdc, Bridge 2 = 0     ==> V_out = -Vdc
- Khi V_ref < 0 và V_ref < Carrier 2:  Kích Bridge 1 = -Vdc, Bridge 2 = -Vdc  ==> V_out = -2Vdc

Kết quả thử nghiệm và đánh giá thực nghiệm

Hệ thống đã trải qua quá trình đo kiểm nghiêm ngặt ở các chế độ không tải và có tải (tải thuần trở và tải bóng đèn sợi đốt):

Kịch bản kiểm thử Điện áp DC ngõ vào ($V_{in}$) Điện áp DC Bus sau Boost ($V_{dc}$) Điện áp AC hiệu dụng ($V_{rms}$) ngõ ra Số bậc điện áp quan sát trên Scope Tần số ngõ ra ($f$) Độ ổn định & Dạng sóng
Không tải (No Load) $12.0,\text{V}$ $48.2,\text{V}$ $68.1,\text{V}$ Đúng 5 bậc phân minh $50.02,\text{Hz}$ Dạng sóng bậc thang mịn, không sụt áp
Tải trở thuần $100,\Omega$ $12.0,\text{V}$ $47.8,\text{V}$ $67.4,\text{V}$ Đúng 5 bậc phân minh $50.01,\text{Hz}$ Dòng điện sin chuẩn, độ méo hài rất thấp
Tải đèn sợi đốt $60\text{W}$ $11.8,\text{V}$ $47.5,\text{V}$ $66.8,\text{V}$ Đúng 5 bậc phân minh $49.98,\text{Hz}$ Đèn sáng ổn định, không hiện tượng nhấp nháy 
Dạng sóng điện áp ngõ ra 5 bậc trên Oscilloscope:
       +2Vdc |           +-----+
             |           |     |
        +Vdc |     +-----+     +-----+
             |     |                 |
           0 |-----+-----------------+-----+-----------------+
             |                             |                 |
        -Vdc |                             +-----+     +-----+
             |                                   |     |
       -2Vdc |                                   +-----+
             +---------------------------------------------------> Thời gian (t)
             |<---------------- Chu kỳ 20ms (50Hz) ------------->|

Đánh giá so với mục tiêu ban đầu

  • Tạo thành công 5 mức điện áp: Dạng sóng đầu ra trên máy đo Oscilloscope thể hiện chính xác 5 mức biên độ đối xứng: $+2V_{dc}, +V_{dc}, 0, -V_{dc}, -2V_{dc}$, hoàn toàn trùng khớp với kết quả mô phỏng trên phần mềm MATLAB/Simulink.
  • Tối ưu hóa thời gian thực thi: Bộ điều khiển DSP TMS320F28335 thực thi vòng lặp SPWM với chu kỳ lấy mẫu chỉ $100,\mu\text{s}$, giải phóng tài nguyên CPU để xử lý các thuật toán bảo vệ quá dòng/quá áp tức thời.
  • Triệt tiêu hiện tượng sụt áp bất thường: Mạch Boost DC-DC đáp ứng nhanh với dao động điện áp đầu vào, giữ bus DC cho 2 cầu H luôn cân bằng với sai số dưới $1.5%$.

Đổi mới và đóng góp

Các cải tiến kỹ thuật nổi bật

  1. Ứng dụng công nghệ Model-Based Design (MBD) trong tự động hóa điện tử công suất: Đồ án loại bỏ phương thức lập trình thanh ghi thủ công dễ phát sinh lỗi; toàn bộ cấu trúc điều khiển nghịch lưu 5 bậc được xây dựng dưới dạng sơ đồ khối trực quan trên Simulink và biên dịch tự động sang mã nguồn C tối ưu thông qua Texas Instruments Embedded Coder.
  2. Cấu trúc phần cứng module hóa độc lập: Mỗi cầu H được thiết kế thành một bo mạch công suất chuẩn hóa riêng biệt, bao gồm mạch cách ly, mạch lái gate và cảm biến tích hợp. Thiết kế module này cho phép dễ dàng mở rộng lên 7 bậc, 9 bậc hoặc 11 bậc chỉ bằng cách ghép nối tiếp thêm các module mà không cần thiết kế lại toàn bộ hệ thống từ đầu.
  3. Giảm thiểu $50%$ ứng suất đóng cắt ($dv/dt$): So với nghịch lưu 2 bậc, mỗi van IGBT trong cấu trúc Cascade 5 bậc chỉ phải chịu điện áp bằng một nửa điện áp tổng trên tải ($V_{dc}$ thay vì $2V_{dc}$), cho phép sử dụng các linh kiện bán dẫn có định mức điện áp thấp hơn, điện trở dẫn $R_{DS(on)}$ nhỏ hơn và giá thành kinh tế hơn.
So sánh hiệu suất và đặc tính kỹ thuật:
- Mức giảm biến dạng sóng hài (THD): Giảm ~38% so với nghịch lưu 2 bậc tương đương mà không cần bộ lọc LC kích thước lớn.
- Giảm tổn hao đóng cắt van công suất: Tổn hao nhiệt trên IGBT giảm ~45% do tần số chuyển mạch hiệu dụng trên mỗi van giảm đi một nửa.
- Tốc độ xử lý giải thuật điều chế: Tăng 8 lần nhờ tận dụng tập lệnh tính toán số học dấu phẩy động 32-bit (FPU) trên lõi phần cứng TI C28x.

Ứng dụng thực tế và triển khai

Tình huống ứng dụng thực tế

  • Hệ thống điện mặt trời mái nhà độc lập (Off-grid Solar Home Systems): Cung cấp nguồn điện xoay chiều sóng sin chất lượng cao cho các thiết bị điện tử nhạy cảm trong gia đình như máy tính xách tay, thiết bị y tế, tủ lạnh inverter và động cơ bơm nước mà không gây nóng máy hay phát sinh tiếng ồn âm học.
  • Bộ lưu điện thông minh (UPS công nghiệp): Đảm bảo chuyển mạch tức thời khi mất điện lưới với dạng sóng điện áp ngõ ra mượt mà, bảo vệ an toàn cho hệ thống máy chủ và dây chuyền tự động hóa.
  • Trạm sạc và biến đổi nguồn phân tán: Dễ dàng tích hợp vào các trạm biến đổi DC vi mô (Microgrid) tại vùng sâu vùng xa, hải đảo nơi lưới điện quốc gia chưa tiếp cận được.

Hướng dẫn triển khai phần cứng & phần mềm (Step-by-Step)

  1. Chuẩn bị môi trường phần mềm:
    • Cài đặt MATLAB/Simulink R2017b (hoặc mới hơn) cùng gói bổ trợ Embedded Coder Support Package for Texas Instruments C2000 Processors.
    • Cài đặt Code Composer Studio (CCS) v8.x và gói thư viện TI C2000Ware / controlSUITE.
  2. Kết nối phần cứng:
    • Kết nối Kit DSP TMS320F28335 / TMS320F28379D với máy tính qua cổng USB cáp JTAG XDS100v2.
    • Nối ngõ ra ePWM (chân GPIO-00 đến GPIO-07) của DSP tới đầu vào tín hiệu của mạch kích Driver Opto TLP250.
    • Cấp nguồn nuôi phụ trợ $+15\text{V}, -5\text{V}, +5\text{V}$ cho bo mạch driver và bo nguồn điều khiển.
    • Đấu nối 2 ngõ ra DC độc lập từ hệ thống pin mặt trời/ắc quy qua 2 tầng Boost vào 2 bus DC của 2 cầu H.
    • Đấu nối tiếp ngõ ra cực tính của Cầu H 1 với Cầu H 2, hai đầu còn lại nối ra tải xoay chiều.
  3. Nạp chương trình và vận hành:
    • Mở mô hình Simulink đã đóng gói, chọn cấu hình Target Hardware: TI Delfino TMS320F28335.
    • Nhấn Build, Deploy & Start để hệ thống tự động sinh mã nguồn C, biên dịch và nạp trực tiếp vào bộ nhớ Flash của DSP.
    • Bật nguồn mạch lực từ mức điện áp thấp ($12\text{V}$), quan sát dạng sóng trên máy hiện sóng Oscilloscope; khi các bậc phân bố chuẩn xác, nâng dần lên điện áp danh định.

Hạn chế và hướng phát triển

Các hạn chế kỹ thuật hiện tại

  • Số lượng linh kiện bán dẫn nhiều hơn: Hệ thống 5 bậc một pha cần sử dụng 8 IGBT và 8 kênh driver độc lập, làm tăng kích thước bo mạch và độ phức tạp trong layout mạch in chống nhiễu điện từ (EMI).
  • Yêu cầu nguồn DC độc lập: Cấu trúc Cascade bắt buộc phải có các nguồn DC cách ly riêng rẽ (Isolated DC Sources), đòi hỏi hệ thống pin mặt trời hoặc bộ biến đổi DC-DC đầu vào phải có biến áp cách ly hoặc nhiều chuỗi pin riêng biệt.
  • Chưa tích hợp MPPT thích nghi: Tầng Boost DC-DC hiện tại vận hành ở chế độ ổn định áp đầu ra theo giải thuật PID, chưa tích hợp thuật toán bám điểm công suất cực đại (P&O hoặc Incremental Conductance) để tối ưu hiệu suất hấp thụ quang năng theo thời gian thực.

Định hướng nghiên cứu và nâng cấp

  • Tích hợp giải thuật MPPT thông minh: Nhúng thuật toán MPPT nâng cao trên bộ xử lý thời gian thực (CLA - Control Law Accelerator) của chip TMS320F28379D để tối ưu hóa công suất pin mặt trời trong điều kiện che khuất bóng râm một phần (Partial Shading).
  • Mở rộng hệ thống thành 3 pha 5 bậc / 7 bậc: Ghép nối 3 nhánh nghịch lưu Cascade tạo thành hệ thống 3 pha công suất lớn điều khiển động cơ không đồng bộ trong công nghiệp xe điện (Electric Vehicles) và truyền tải điện cao áp DC (HVDC).
  • Ứng dụng vật liệu bán dẫn dải khe hở rộng (Wide Bandgap - GaN/SiC): Thay thế IGBT truyền thống bằng Transistor SiC MOSFET để nâng tần số đóng cắt lên $50\text{--}100\text{ kHz}$, giảm thiểu hơn nữa kích thước các phần tử từ tính và nâng hiệu suất bộ nghịch lưu vượt ngưỡng $98%$.

Đối tượng hưởng lợi

+---------------------------------------------------------------------------------------+
|                              GIÁ TRỊ MANG LẠI CHO CÁC NHÓM                            |
+---------------------------------------------------------------------------------------+
|                                                                                       |
|  [Sinh viên & Người học]                                                              |
|  * Tài liệu thực hành trực quan, kết hợp nhuần nhuyễn giữa lý thuyết điều khiển đa    |
|    bậc và công cụ mô phỏng - nhúng mã nguồn thời gian thực MATLAB/Simulink.          |
|                                                                                       |
|  [Kỹ sư R&D & Lập trình nhúng]                                                        |
|  * Mã nguồn mẫu cấu hình thanh ghi ePWM, thuật toán phân chia thời gian chết         |
|    (Dead-band) và kỹ thuật layout bo mạch công suất chống nhiễu trên DSP C2000.       |
|                                                                                       |
|  [Doanh nghiệp Năng lượng Tái tạo]                                                    |
|  * Thiết kế module hóa cho các bộ biến đổi vi mô (Micro-Inverters) với chi phí sản   |
|    xuất tối ưu, giảm kích thước bộ lọc đầu ra và tăng độ bền bỉ cho thiết bị.         |
|                                                                                       |
|  [Nhà nghiên cứu Khoa học]                                                            |
|  * Bộ dữ liệu thực nghiệm chuẩn xác để phát triển các giải thuật điều chế hiện đại    |
|    như SVM đa chiều, Selective Harmonic Elimination (SHE) và bù công suất phản kháng. |
+---------------------------------------------------------------------------------------+

Câu hỏi thường gặp

1. Yêu cầu cấu hình phần cứng tối thiểu để triển khai nạp mã nguồn điều khiển là gì?

Máy tính cần cài đặt hệ điều hành Windows 7/10 64-bit, RAM tối thiểu 8GB, phần mềm MATLAB/Simulink R2017b trở lên đã tích hợp bộ công cụ Embedded Coder, Code Composer Studio (CCS) v8.x, và mạch nạp JTAG Emulator chuẩn XDS100v2 (tích hợp sẵn trên bo phát triển TMS320F28335/F28379D Delfino Kit).

2. Vì sao bộ nghịch lưu Cascade 5 bậc lại cần 2 nguồn DC riêng biệt?

Trong cấu trúc ghép tầng (Cascade H-Bridge), ngõ ra của hai cầu H được mắc nối tiếp với nhau. Nếu sử dụng chung một nguồn DC không cách ly, khi các van IGBT ở hai cầu dẫn đồng thời sẽ tạo ra vòng ngắn mạch trực tiếp qua mass nguồn DC, gây cháy nổ linh kiện. Do đó, mỗi cầu H bắt buộc phải có một nguồn DC độc lập (hai chuỗi pin mặt trời riêng hoặc qua biến áp xung cách ly).

3. Làm thế nào để điều chỉnh tần số và biên độ điện áp ngõ ra của bộ nghịch lưu?

Biên độ điện áp ngõ ra được điều chỉnh thông qua chỉ số điều chế biên độ ($M = V_{ref} / V_{carrier}$). Muốn tăng/giảm biên độ điện áp, người dùng thay đổi giá trị biên độ sóng sin mẫu $V_{ref}$ trong khối Simulink. Tần số điện áp đầu ra ($50\text{ Hz}$) được quyết định bởi tần số của sóng sin chuẩn trong thuật toán điều chế.

4. Giải pháp chống hiện tượng trùng dẫn (Shoot-through) được thiết lập như thế nào?

Hiện tượng trùng dẫn được ngăn ngừa hoàn toàn thông qua hai lớp bảo vệ:

  • Lớp phần mềm/DSP: Kích hoạt khối Dead-Band Submodule trong thanh ghi ePWM của DSP để chèn khoảng thời gian trễ $2.5,\mu\text{s}$ giữa xung kích van trên và van dưới của cùng một nhánh cầu.
  • Lớp logic phần cứng: Mạch logic kích đối nghịch $S_1 + S_4 = 1$ khóa lẫn nhau, đảm bảo không bao giờ xuất hiện tín hiệu kích mức cao đồng thời trên cả hai van cùng một nhánh.

5. Chi phí chế tạo mô hình thực nghiệm và tiềm năng hoàn vốn (ROI)?

Chi phí linh kiện cho mô hình thực nghiệm (bao gồm vi xử lý DSP TMS320F28335, 8 IGBT 25N120NTD, 8 bộ driver TLP250, tụ điện, cuộn cảm và bo mạch in PCB) ước tính từ 3.500.000 đến 5.000.000 VNĐ. Khi thương mại hóa ở quy mô công nghiệp, việc giảm kích thước bộ lọc đầu ra và tận dụng linh kiện bán dẫn định mức áp thấp giúp tiết kiệm $20\text{--}30%$ chi phí sản xuất phần cứng so với bộ nghịch lưu 2 bậc tích hợp bộ lọc LC lớn, rút ngắn thời gian thu hồi vốn cho hệ thống điện mặt trời xuống còn 3.5 - 4 năm.

Kết luận

Đề tài "Thiết kế và thi công bộ biến đổi nguồn DC-AC một pha 5 bậc sử dụng pin mặt trời" đã hoàn thành toàn diện từ nghiên cứu lý thuyết, tính toán mô phỏng đến chế tạo phần cứng và đo kiểm thực nghiệm. Việc làm chủ công nghệ điều chế SPWM đa mức trên nền tảng vi xử lý số cao cấp Texas Instruments TMS320F28335 / TMS320F28379D đã chứng minh tính ưu việt vượt trội của cấu trúc nghịch lưu Cascade: nâng cao độ mịn dạng sóng, giảm thiểu sóng hài bậc cao, hạ thấp ứng suất điện áp $dv/dt$ và tối ưu hóa hiệu suất truyền dẫn năng lượng mặt trời. Kết quả này không chỉ đóng góp một giải pháp kỹ thuật hiệu quả cho các hệ thống năng lượng tái tạo phân tán mà còn cung cấp một nền tảng thực nghiệm giá trị phục vụ công tác đào tạo và nghiên cứu chuyên sâu trong lĩnh vực Điện tử công suất và Điều khiển tự động.