Tổng quan nghiên cứu

Trong kỷ nguyên bùng nổ dữ liệu số và truyền thông đa phương tiện, nhu cầu lưu trữ và truyền tải hình ảnh chất lượng cao đặt ra thách thức lớn đối với hạ tầng băng thông và bộ nhớ. Các phương pháp nén ảnh truyền thống như chuẩn JPEG dựa trên biến đổi cosin rời rạc (DCT) hay JPEG 2000 dựa trên biến đổi Wavelet rời rạc (DWT) bộc lộ nhiều hạn chế khi biểu diễn các đường cong trơn, đường biên và bề mặt hoa văn phức tạp. Biến đổi Contourlet ra đời như một bước đột phá trong xử lý tín hiệu đa chiều, cho phép thông số hóa dạng hình học của ảnh với cấu trúc đa hướng và đa tỷ lệ linh hoạt. Tuy nhiên, rào cản lớn nhất của Contourlet là tính chất dư thừa thông tin với tỷ lệ xấp xỉ 4/3 cùng độ phức tạp thuật toán rất cao, khiến phần lớn nghiên cứu trước đây chỉ dừng lại ở mô phỏng phần mềm với thời gian thực thi kéo dài, không đáp ứng được yêu cầu xử lý thời gian thực.

Luận văn thạc sĩ chuyên ngành Kỹ thuật Điện tử của tác giả Phạm Thị Huế, thực hiện dưới sự hướng dẫn khoa học của Tiến sĩ Trương Quang Vinh tại Trường Đại học Bách Khoa – Đại học Quốc gia Thành phố Hồ Chí Minh trong giai đoạn từ tháng 07/2014 đến tháng 06/2015, tập trung giải quyết triệt để bài toán này. Mục tiêu cốt lõi của đề tài là nghiên cứu, cải tiến giải thuật nén ảnh SPIHT (Set Partitioning In Hierarchical Trees) trong miền Contourlet và hiện thực hóa thành công trên phần cứng dưới dạng lõi IP (Intellectual Property Core). Đề tài thiết lập chỉ tiêu kỹ thuật khắt khe với tần số hoạt động tối thiểu đạt 50 MHz trên nền tảng FPGA Altera Cyclone IV DE2-115, xử lý tập dữ liệu ảnh chuẩn kích thước 512x512 pixel ở định dạng 8 bit/pixel (8 bpp). Ý nghĩa nghiên cứu thể hiện rõ nét qua việc tối ưu hóa tỷ lệ nén tại mức bit-rate thấp từ 0.25 bpp đến 1.0 bpp, nâng cao chất lượng ảnh khôi phục theo chỉ số PSNR, đồng thời mở ra khả năng tích hợp trực tiếp vào các hệ thống vi mạch trên một chip (SoC) phục vụ xử lý hình ảnh và video chuyên dụng.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng dựa trên sự giao thoa của ba trụ cột lý thuyết xử lý tín hiệu số tiên tiến:

Lý thuyết phân tích đa phân giải định hướng (Directional Multiscale Analysis) thông qua biến đổi Contourlet: Cấu trúc biến đổi này kết hợp phân tích đa tỷ lệ Laplacian Pyramid (LP) và dàn lọc định hướng Directional Filter Bank (DFB). Phân tích LP ở mỗi tầng tạo ra một phiên bản xấp xỉ tần số thấp (lowpass) giảm mẫu 1/2 kích thước và một ảnh chi tiết tần số cao (bandpass). Dàn lọc DFB sử dụng cấu trúc phân chia quincunx với các ma trận lấy mẫu Q0, Q1 cùng 4 toán tử tái lấy mẫu R0, R1, R2, R3 để xoay ảnh một góc 45 độ hoặc -45 độ theo trục dọc và ngang. Nhờ đó, Contourlet có khả năng phân tích một tỷ lệ thành số hướng tùy ý theo hàm mũ cơ số 2 (ví dụ 16 hướng ở 4 tầng phân rã), vượt trội hơn hẳn Wavelet trong việc bắt trọn các đường viền hình học trơn và hoa văn định hướng.

Lý thuyết mã hóa dòng bit nhúng (Embedded Bitstream Coding) bằng thuật toán SPIHT: Thuật toán SPIHT vận hành dựa trên việc phân vùng các hệ số biến đổi trên cây định hướng không gian (Spatial Orientation Trees). Nguyên lý cốt lõi của SPIHT là truyền các hệ số có biên độ năng lượng lớn trước nhằm giảm thiểu tối đa sai số bình phương trung bình (MSE) theo tiêu chuẩn chất lượng thị giác con người. Cấu trúc cây phân lớp khai thác sự tự tương quan không gian giữa các băng con tần số thô (node cha) và các băng con tần số tinh (node con, cháu). Quá trình mã hóa quét qua các mặt phẳng bit từ bit có trọng số lớn nhất (MSB) đến bit có trọng số thấp nhất (LSB) thông qua ba tập hợp dữ liệu: danh sách điểm ảnh quan trọng (LSP), danh sách điểm ảnh không quan trọng (LIP) và danh sách tập hợp không quan trọng (LIS).

Lý thuyết thiết kế mạch tích hợp số và lõi IP phần cứng: Ứng dụng quy trình thiết kế vi mạch bán dẫn từ mô tả kiến trúc phần cứng bằng ngôn ngữ Verilog HDL, tối ưu hóa đường truyền dữ liệu (datapath), thiết kế bộ đệm FIFO đồng bộ và đóng gói thành khối IP hoàn chỉnh tương thích giao tiếp bus trên chip SoC.

Phương pháp nghiên cứu

Nghiên cứu áp dụng quy trình thực nghiệm nghiêm ngặt kết hợp giữa mô phỏng toán học và thẩm định thực tế trên phần cứng, trải qua các giai đoạn:

Nguồn dữ liệu và chọn mẫu: Cỡ mẫu nghiên cứu gồm 8 bức ảnh thử nghiệm chuẩn quốc tế có kích thước cố định 512x512 pixel, mức xám 8 bpp bao gồm: Goldhill, Cameraman, Barbara, Lena, Baboon, Mandrill, Pepper và Pirate. Phương pháp chọn mẫu có chủ đích bao phủ đầy đủ các đặc trưng hình thái ảnh từ vùng trơn, cạnh biên sắc nét đến các cấu trúc vân bề mặt phức tạp, đảm bảo tính đại diện cao cho việc đánh giá thuật toán nén.

Lý do lựa chọn phương pháp phân tích: Biến đổi Contourlet 4 tầng kết hợp bộ lọc LP loại "9-7" và bộ lọc DFB loại "pkva" được chọn vì mang lại sự cân bằng tối ưu giữa khả năng triệt tiêu méo dạng phổ tần và hiệu năng tái tạo đường viền. Để khắc phục sự không tương thích giữa cấu trúc băng con của Contourlet và cây tứ phân chuẩn của SPIHT, tác giả đề xuất phân chia ma trận tần số thấp 32x32 pixel thành 16 băng con lowpass ảo có kích thước 4x16 pixel. Việc tạo 16 băng con ảo giúp thiết lập tương quan 1-cha 4-con trực tiếp với 16 băng con bandpass, giúp cây Spatial Orientation Tree phát triển đầy đủ chiều sâu.

Môi trường phân tích và kiểm thử: Thuật toán cải tiến được lập trình và khảo sát phân phối năng lượng trên phần mềm MATLAB. Thiết kế phần cứng được mô tả bằng ngôn ngữ Verilog HDL, kiểm tra dạng sóng thời gian thực trên phần mềm ModelSim, tổng hợp mạch logic bằng công cụ Altera Quartus II phiên bản 13.0 và nạp thực thi trực tiếp trên kit phát triển phần cứng FPGA Altera DE2-115 trang bị chip Cyclone IV EP4CE115F29C7. Toàn bộ chu kỳ nghiên cứu và đóng gói IP hoàn thành trong 12 tháng liên tục.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình nghiên cứu và thực nghiệm đã mang lại những kết quả kỹ thuật ấn tượng, đóng góp các giá trị mới cho lĩnh vực nén ảnh số:

Quy luật tập trung năng lượng định hướng cục bộ: Khảo sát trên 8 mẫu ảnh chuẩn cho thấy các hệ số Contourlet có giá trị tuyệt đối lớn hơn mức ngưỡng T = 32 không phân bố đều mà tập trung cao độ vào một số băng con định hướng nhất định. Điển hình ở ảnh Pirate, năng lượng vượt trội tập trung cục bộ tại băng con thứ 4 và thứ 13 ở cả 4 tầng phân rã. Phát hiện này là căn cứ then chốt để tác giả đề xuất cơ chế sắp xếp lại thứ tự ưu tiên của các băng con, dành dung lượng bit mã hóa cao hơn cho các băng con chứa nhiều hệ số quan trọng.

Cải tiến cấu trúc cây định hướng không gian với 16 băng con ảo: Giải pháp phân rã ma trận lowpass 32x32 thành 16 khối kích thước 4x16 pixel đã giải quyết triệt để điểm nghẽn về cấu trúc phân cấp trong miền Contourlet. Cây định hướng không gian mới cho phép thuật toán SPIHT quét đồng thời toàn bộ 16 hướng, giúp giảm đáng kể lượng bit phụ trợ và nâng cao hiệu quả mã hóa nhúng bitstream tại các mức bit-rate thấp từ 0.25 bpp đến 0.5 bpp.

Hiện thực hóa thành công lõi IP phần cứng hoàn chỉnh: Cấu trúc phần cứng lõi IP bao gồm các phân vùng chức năng: khối chuyển đổi raster-to-block (xử lý từng khối 8x8 pixel), khối biến đổi Contourlet thuận (LP_L1, LP_L2, DFB_L1, DFB_L2), khối tính toán nén SPIHT cải tiến (spiht_cal), khối biến đổi Contourlet ngược (ICT) và khối đệm quản lý dữ liệu FIFO vào/ra.

Đạt và vượt chỉ tiêu tần số xung nhịp: Kết quả tổng hợp mạch trên phần mềm Quartus II với dòng FPGA Altera Cyclone IV xác nhận lõi IP đạt tần số hoạt động danh định trên 50 MHz, hoàn toàn đáp ứng mục tiêu đề ra ban đầu, đảm bảo khả năng xử lý khối dữ liệu liên tục với độ trễ thấp.

Thảo luận kết quả

Khả năng nén ảnh của thuật toán Contourlet-SPIHT cải tiến thể hiện sự vượt trội rõ rệt khi so sánh với các kỹ thuật nén kinh điển. Các dữ liệu đo đạc thực nghiệm có thể được hệ thống hóa trực quan thông qua biểu đồ đường biểu diễn đường cong suy hao - tốc độ bit (Rate-Distortion curve) so sánh chỉ số PSNR (dB) tương ứng với các mức bit-rate từ 0.125 bpp, 0.25 bpp, 0.5 bpp đến 1.0 bpp. Kết quả cho thấy tại mức bit-rate thấp 0.25 bpp trên các ảnh giàu chi tiết dạng sọc như Barbara, thuật toán đề xuất đạt mức tăng PSNR ấn tượng, hạn chế tối đa hiện tượng nhòe biên và giả vân (pseudo-Gibbs artifacts) vốn là điểm yếu cố hữu của phương pháp Wavelet chuẩn.

Dữ liệu tổng hợp tài nguyên phần cứng cũng được cụ thể hóa thông qua bảng thống kê các thông số thiết kế mạch logic trên chip FPGA:

  • Số lượng phần tử logic (Logic Elements - LEs) sử dụng chiếm tỷ trọng hợp lý trên dòng chip Cyclone IV EP4CE115.
  • Số lượng thanh ghi chuyên dụng (Dedicated Logic Registers) và bộ nhớ nội RAM khối (Embedded Block RAM Bits) được tối ưu hóa thông qua cơ chế xử lý chia khối 8x8 pixel thay vì lưu trữ toàn bộ khung hình.
  • Tần số xung nhịp cực đại (Fmax) đạt ngưỡng trên 50 MHz, chứng minh tính khả thi của kiến trúc phần cứng dạng đường ống song song (pipelining).

So với thuật toán nén SPIHT truyền thống vốn sử dụng các danh sách động (LIP, LSP, LIS) gây tốn kém tài nguyên quản lý con trỏ và xung đột bộ nhớ trên phần cứng, giải thuật cải tiến trong luận văn đã tối giản hóa các bước so khớp ngưỡng, giảm thiểu số chu kỳ quét lặp lại. Việc kiểm chứng thành công trên kit FPGA DE2-115 khẳng định lõi IP này sẵn sàng để tích hợp vào các hệ thống SoC thực tế, giải quyết triệt để nhược điểm xử lý chậm chạp của các mô hình nén Contourlet chạy trên phần mềm trước đây.

Đề xuất và khuyến nghị

Từ các kết quả đạt được, luận văn đưa ra 4 khuyến nghị và lộ trình giải pháp kỹ thuật cụ thể nhằm nâng cao hiệu năng hệ thống:

  1. Chuyển đổi toàn diện sang kiến trúc phần cứng No-Lists SPIHT: Doanh nghiệp và nhóm nghiên cứu phần cứng cần thay thế cấu trúc danh sách động bằng bảng trạng thái 2-bit cố định cho mỗi hệ số. Giải pháp này giúp loại bỏ hoàn toàn bộ nhớ quản lý con trỏ, mục tiêu nâng tần số xung nhịp cực đại của lõi IP từ 50 MHz lên trên 100 MHz trong lộ trình phát triển 6 tháng tới.

  2. Tích hợp bộ mã hóa Entropy thích nghi ở tầng xuất dữ liệu: Kỹ sư thiết kế hệ thống cần ghép nối thêm khối mã hóa số học thích nghi (Adaptive Arithmetic Coding) hoặc mã hóa Huffman sau khối SPIHT. Mục tiêu đo lường là tăng chỉ số PSNR thêm khoảng 0.6 dB tại cùng mức bit-rate và giảm kích thước tệp nén thêm 15% đến 20%, triển khai trong vòng 3 đến 6 tháng.

  3. Mở rộng kiến trúc xử lý song song đa luồng cho video độ nét cao: Các nhóm phát triển SoC cần nâng cấp các khối lọc Laplacian Pyramid và DFB lên cấu trúc song song bậc cao đa đường ống (multi-stage pipeline). Đích đến là nâng băng thông xử lý đạt chuẩn Full HD 1080p và 4K ở tốc độ khung hình 60 fps phục vụ truyền dẫn video trực tiếp, thực hiện trong khung thời gian 12 tháng.

  4. Chuẩn hóa giao tiếp bus công nghiệp cho lõi IP: Bộ phận nghiên cứu vi mạch cần bổ sung giao diện tương thích chuẩn bus AMBA AXI4 hoặc Avalon-MM cho khối sink_fifo và source_fifo. Giải pháp này giúp lõi IP dễ dàng ghép nối với bộ vi xử lý ARM/Nios II trên các chip SoC thương mại trong vòng 9 tháng tới.

Đối tượng nên tham khảo luận văn

Công trình luận văn mang lại giá trị học thuật và ứng dụng thực tiễn sâu rộng cho 4 nhóm đối tượng trọng tâm:

  • Kỹ sư thiết kế phần cứng FPGA và vi mạch số (ASIC/SoC): Nắm bắt kiến trúc chi tiết của các khối xử lý tín hiệu chuyên sâu (LP, DFB, SPIHT), kỹ thuật phân khối 8x8 pixel và phương pháp tối ưu hóa tài nguyên phần cứng với ngôn ngữ Verilog HDL trên công cụ Quartus II.
  • Giảng viên, học viên cao học và sinh viên ngành Điện tử - Viễn thông: Sử dụng tài liệu như một cẩm nang học thuật mẫu mực về chuyển đổi giải thuật toán học phức tạp (biến đổi Contourlet, dàn lọc Quincunx) thành mô hình mạch điện tử thực tế hoạt động ở tần số trên 50 MHz.
  • Chuyên gia phát triển thiết bị y tế kỹ thuật số: Ứng dụng giải thuật nén ảnh Contourlet-SPIHT vào các máy siêu âm xách tay, hệ thống chụp cộng hưởng từ (MRI) và cắt lớp (CT), giúp giảm 70% dung lượng truyền tải mà không làm mất các thông tin chẩn đoán biên cạnh quan trọng.
  • Kỹ sư phát triển hệ thống camera an ninh và thiết bị quan sát viễn thám: Khai thác giải pháp nén ảnh chất lượng cao để truyền hình ảnh sắc nét qua mạng không dây băng thông hẹp từ các vệ tinh nhỏ hoặc thiết bị bay không người lái (UAV).

Câu hỏi thường gặp

Biến đổi Contourlet có điểm gì vượt trội hơn biến đổi Wavelet trong nén hình ảnh? Biến đổi Contourlet kết hợp dàn lọc định hướng DFB cho phép phân rã ảnh thành nhiều hướng tùy ý (ví dụ 16 hướng ở 4 tầng) thay vì chỉ 3 hướng ngang, dọc, chéo như Wavelet. Nhờ đó, Contourlet bắt trọn các đường cong trơn và hoa văn, giúp ảnh khôi phục tại mức 0.25 bpp sắc nét hơn, triệt tiêu hiện tượng nhòe biên.

Mục đích của việc tạo 16 băng con lowpass ảo trong thuật toán là gì? Ma trận tần số thấp gốc có kích thước 32x32 pixel được chia thành 16 băng con ảo 4x16 pixel nhằm đồng bộ cấu trúc với 16 băng con bandpass. Việc này giúp thiết lập mối quan hệ phân cấp cha-con 1:4 hoàn chỉnh trên cây Spatial Orientation Tree, giúp thuật toán SPIHT phát huy tối đa hiệu quả nén.

Tại sao mức ngưỡng T = 32 được chọn để phân loại hệ số quan trọng? Qua khảo sát thực nghiệm trên 8 tập ảnh chuẩn 512x512 pixel, ngưỡng T = 32 là giá trị tối ưu giúp phân lập chính xác các băng con tập trung nhiều năng lượng nhất mà không làm tăng độ phức tạp tính toán, giữ ổn định thứ tự ưu tiên của các băng con định hướng.

Lõi IP nén ảnh này tiêu thụ tài nguyên và đạt tần số hoạt động như thế nào trên FPGA? Lõi IP được tối ưu hóa kiến trúc xử lý theo khối 8x8 pixel, tổng hợp thành công trên chip Altera Cyclone IV EP4CE115F29C7 thuộc kit DE2-115, đạt tần số làm việc vượt mốc 50 MHz, đảm bảo khả năng xử lý dòng dữ liệu hình ảnh liên tục với mức tiêu thụ tài nguyên logic rất tiết kiệm.

Lõi IP này có thể tích hợp vào các vi chip SoC thương mại bằng cách nào? Khối phần cứng được thiết kế kèm các bộ đệm sink_fifo và source_fifo đồng bộ. Người thiết kế chỉ cần đóng gói lõi IP qua công cụ Qsys, tích hợp giao diện bus chuẩn Avalon hoặc AXI4 để kết nối trực tiếp với bộ xử lý trung tâm và bộ nhớ DDR RAM trên hệ thống SoC.

Kết luận

  • Đề tài đã nghiên cứu toàn diện và làm chủ lý thuyết biến đổi Contourlet đa hướng kết hợp với thuật toán nén cây phân lớp SPIHT cải tiến trên tập dữ liệu ảnh chuẩn 512x512 pixel.
  • Đề xuất giải pháp đột phá xây dựng 16 băng con lowpass ảo (4x16 pixel) và cơ chế sắp xếp băng con theo ngưỡng năng lượng T = 32, tối ưu hóa đáng kể hiệu quả mã hóa nhúng bitstream.
  • Hiện thực hóa thành công lõi IP nén ảnh hoàn chỉnh bằng ngôn ngữ Verilog HDL, vượt qua các bài kiểm tra mô phỏng dạng sóng trên ModelSim và tổng hợp logic trên Altera Quartus II.
  • Thẩm định thực nghiệm trực tiếp trên phần cứng kit FPGA Altera DE2-115 Cyclone IV, xác nhận hệ thống vận hành ổn định tại tần số xung nhịp trên 50 MHz.
  • Lộ trình 6 đến 12 tháng tới sẽ tập trung tích hợp mã hóa số học thích nghi và chuyển đổi sang cấu trúc No-Lists SPIHT để sẵn sàng thương mại hóa trên các vi mạch SoC xử lý đa phương tiện.

Quý độc giả, kỹ sư vi mạch và nhà nghiên cứu quan tâm có thể khai thác trực tiếp mô hình kiến trúc lõi IP và phương pháp luận của công trình này để ứng dụng vào các dự án thiết kế hệ thống xử lý ảnh nhúng hiệu năng cao.