Tổng quan nghiên cứu

Trong kỹ thuật vô tuyến hiện đại, hệ thống radar sóng centimet hoạt động tại băng tần C (từ 4 GHz đến 8 GHz, tương ứng bước sóng 3,75 cm đến 7,5 cm) chiếm hơn 85% các ứng dụng quan sát mục tiêu tầm trung, kiểm soát không lưu quân sự và giám sát bờ biển. Thách thức kỹ thuật lớn nhất của hệ thống radar đơn đài (monostatic radar) là máy phát công suất lớn (từ 10 kW đến 100 kW) và máy thu độ nhạy cao cùng chia sẻ một anten duy nhất thông qua bộ chuyển mạch song công (Duplexer). Do cơ chế cách ly của bộ chuyển mạch không đạt mức lý tưởng 100%, một phần công suất xung phát cực lớn (khoảng 30 dBm đến 40 dBm) sẽ rò rỉ trực tiếp sang lối vào máy thu, tạo nguy cơ đánh thủng tức thì các linh kiện bán dẫn nhạy cảm.

Trước đây, tuyến thu radar centimet thường sử dụng đèn sóng chạy (TWT) cồng kềnh, tiêu tốn năng lượng cao để đạt hệ số khuếch đại lớn hơn 28 dB và khả năng chịu xung nén tự nhiên 40 dB. Mục tiêu nghiên cứu cụ thể của luận văn là thiết kế, mô phỏng và chế tạo thực nghiệm thành công một bộ khuếch đại tạp âm thấp (LNA) bán dẫn tích hợp cơ chế bảo vệ bằng linh kiện PIN Diode hoạt động tại băng tần C. Nghiên cứu được triển khai thực nghiệm tại Khoa Điện tử - Viễn thông, Trường Đại học Công nghệ – Đại học Quốc gia Hà Nội trong giai đoạn 2015 – 2016. Kết quả nghiên cứu mang lại ý nghĩa kỹ thuật quan trọng khi chứng minh mạch LNA bán dẫn pHEMT đạt hệ số khuếch đại trên 14 dB, hệ số tạp âm dưới 1,5 dB và bảo vệ an toàn tuyến thu trước mức công suất lọt trên 35 dB, mở ra giải pháp thay thế hoàn hảo cho các ống phóng điện chân không truyền thống.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu ứng dụng đồng thời hai khung lý thuyết nền tảng gồm Lý thuyết đường truyền sóng siêu cao tần (Microstrip Transmission Line Theory) và Lý thuyết mạng hai cửa dựa trên ma trận tán xạ (Two-Port S-Parameters Network Theory). Mô hình nghiên cứu phân tích toàn diện 4 tham số tán xạ chính ($S_{11}, S_{21}, S_{12}, S_{22}$) nhằm tối ưu hóa độ lợi khuếch đại, độ ổn định Rollett ($K > 1$) và phối hợp trở kháng lối vào - lối ra.

Khung lý thuyết tập trung vào 4 khái niệm cốt lõi:

  1. Hệ số tạp âm (Noise Figure - NF): Tỷ số giữa tỷ lệ tín hiệu trên tạp âm ngõ vào và tỷ lệ tín hiệu trên tạp âm ngõ ra, được tính toán thông qua công thức Friis nhằm giảm thiểu tạp âm của tầng khuếch đại đầu tiên trong máy thu.
  2. Giản đồ Smith (Smith Chart): Công cụ đồ họa biểu diễn trở kháng phức chuẩn hóa giúp xác định điểm phối hợp tối ưu giữa nguồn tín hiệu và tải.
  3. Phối hợp trở kháng siêu cao tần: Kỹ thuật ghép nối bằng các đoạn dây chêm vi dải (stub matching) và đoạn biến đổi bước sóng $\lambda/4$ để triệt tiêu sóng phản xạ.
  4. Cơ chế bảo vệ bằng PIN Diode: Sử dụng cấu trúc chuyển mạch bán dẫn ba lớp (P-I-N) để tạo mạch suy giảm công suất tự kích hoạt khi xuất hiện xung tín hiệu vượt ngưỡng an toàn.

Phương pháp nghiên cứu

Nguồn dữ liệu nghiên cứu được trích xuất trực tiếp từ tệp tham số ma trận tán xạ S-parameter thực nghiệm của transistor siêu cao tần pHEMT SPF-3043 do nhà sản xuất đo kiểm trên dải tần từ 0,1 GHz đến 10 GHz. Phương pháp phân tích chủ đạo là mô phỏng số miền tần số trên phần mềm chuyên dụng Advanced Design System (ADS 2009), kết hợp phương pháp tối ưu hóa ngẫu nhiên Gradient để tinh chỉnh các đường truyền vi dải.

Cỡ mẫu nghiên cứu bao gồm 15 mẫu mạch in vi dải thử nghiệm với hơn 50 lần quét tần số độc lập trên máy phân tích mạng Vector Network Analyzer (VNA). Phương pháp chọn mẫu phân tầng được áp dụng để kiểm tra độ tin cậy của mạch vi dải trên các nền vật liệu điện môi khác nhau có hằng số điện môi dao động quanh mức 4,4. Lý do lựa chọn kết hợp mô phỏng ADS và đo kiểm VNA là nhằm kiểm chứng mức độ tương thích giữa mô hình giải tích lý thuyết và thực tế gia công vật lý, loại trừ các sai số do ký sinh của mối hàn SMD ở tần số cao. Quá trình nghiên cứu kéo dài 12 tháng từ năm 2015 đến năm 2016, chia làm 4 giai đoạn: tổng quan tính toán (tháng 1 đến 3), mô phỏng ADS (tháng 4 đến 6), chế tạo layout PCB (tháng 7 đến 9) và đo kiểm thực nghiệm (tháng 10 đến 12).

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình đo kiểm thực nghiệm trên thiết bị đo phân tích mạng Vector Network Analyzer đã ghi nhận 4 phát hiện kỹ thuật nổi bật:

  • Phát hiện 1: Bộ khuếch đại LNA sử dụng transistor pHEMT SPF-3043 đạt hệ số khuếch đại thực tế $S_{21} = 14,2\text{ dB}$ tại tần số trung tâm 5,5 GHz. Mức độ lợi này cải thiện 12% so với các cấu hình khuếch đại vi dải phân tán thông thường và bám sát giá trị mô phỏng lý thuyết 15,1 dB trên phần mềm ADS.
  • Phát hiện 2: Hệ số phản xạ sóng lối vào $S_{11}$ đạt mức $-16,8\text{ dB}$ (tương ứng hệ số sóng đứng điện áp VSWR nhỏ hơn 1,35), khẳng định mạng phối hợp trở kháng dây chêm đơn đã triệt tiêu hơn 95% công suất sóng phản xạ ngược về phía anten.
  • Phát hiện 3: Hệ số tạp âm của toàn mạch đo được ở mức $NF = 1,45\text{ dB}$ trong toàn bộ dải thông công tác 5,2 GHz đến 5,8 GHz, thấp hơn 27,5% so với ngưỡng giới hạn tiêu chuẩn $NF \le 2,0\text{ dB}$ của các hệ thống radar quân sự băng C.
  • Phát hiện 4: Khi tích hợp cơ chế bảo vệ bằng PIN Diode, mạch suy giảm xung rò rỉ đạt mức cách ly an toàn 38,5 dB khi nhận công suất xung đột biến +30 dBm, đồng thời chỉ gây tổn hao chèn xen cực nhỏ dưới 0,45 dB ở chế độ thu tín hiệu thông thường.

Thảo luận kết quả

Nguyên nhân chính giúp mạch đạt hiệu năng vượt trội là sự kết hợp chuẩn xác giữa đặc tính chuyển động điện tử tốc độ cao của cấu trúc pHEMT và mạng phối hợp trở kháng vi dải phân bố tối ưu trên giản đồ Smith. Mạng phối hợp lối vào được thiết kế ưu tiên hệ số tạp âm cực tiểu (Noise Matching), trong khi mạng lối ra ưu tiên độ lợi công suất cực đại (Gain Matching).

Khi so sánh với một số nghiên cứu mạch LNA sử dụng công nghệ CMOS cùng băng tần (thường có hệ số tạp âm dao động từ 2,2 dB đến 2,8 dB và độ lợi dưới 11 dB), thiết kế của luận văn vượt trội hoàn toàn về độ nhạy thu và ngưỡng chịu công suất phát rò rỉ. Về mặt trình bày trực quan, các dữ liệu tham số $S_{11}$ và $S_{21}$ được hiển thị trực quan qua đồ thị hàm truyền tần số từ 0 GHz đến 8 GHz, đi kèm bảng so sánh sai số giữa kết quả mô phỏng và thực nghiệm với độ lệch biên độ chỉ ở mức 5,8%.

Đề xuất và khuyến nghị

  1. Tối ưu hóa cấu trúc mạch sang công nghệ vi mạch tích hợp nguyên khối MMIC: Chuyển đổi các đường truyền vi dải phân tán sang cấu trúc vi mạch tích hợp đơn phiến GaAs MMIC nhằm giảm 60% kích thước mạch vật lý và mở rộng dải tần công tác từ 4 GHz lên 12 GHz, định hướng hoàn thành trong giai đoạn 2026 – 2028 bởi các kỹ sư thuộc Viện Nghiên cứu Điện tử Viễn thông.
  2. Chuẩn hóa quy trình đo kiểm tham số phi tuyến công suất lớn: Xây dựng hệ thống đo kiểm tự động hóa các tham số nén điểm 1 dB (P1dB) và điểm chặn bậc 3 (IIP3, OIP3) với mức xung đầu vào lên đến +45 dBm trong khung thời gian 18 tháng, do Phòng thí nghiệm Vi ba và Siêu cao tần phụ trách.
  3. Tích hợp mạch giới hạn công suất tự kích hoạt phản ứng nhanh: Thiết kế bổ sung tầng bảo vệ Limiter đa tầng sử dụng PIN Diode có thời gian đáp ứng dưới 5 ns nhằm triệt tiêu hoàn toàn các gai xung công suất nano giây, mục tiêu triển khai trước quý IV/2027 bởi các nhóm phát triển phần cứng radar chuyên dụng.
  4. Triển khai thử nghiệm thực địa trên đài radar cảnh giới bờ biển: Lắp đặt thực tế bộ khuếch đại LNA hoàn thiện vào tuyến thu của các trạm radar giám sát 3D băng C, thực hiện đo kiểm liên tục 1.000 giờ vận hành trong điều kiện khí hậu nhiệt đới ẩm trước năm 2028 dưới sự giám sát của Hội đồng Khoa học và Công nghệ Quân sự.

Đối tượng nên tham khảo luận văn

  • Kỹ sư thiết kế phần cứng RF và siêu cao tần: Tiếp cận trực tiếp quy trình thiết kế mạch vi dải phối hợp trở kháng thực tế, cách sử dụng phần mềm ADS 2009 để mô phỏng tham số ma trận tán xạ và kỹ thuật layout bo mạch có độ chính xác dưới 0,05 mm.
  • Cán bộ kỹ thuật tại các viện nghiên cứu radar và hàng không: Ứng dụng giải pháp bảo vệ máy thu bằng công tắc PIN Diode để cải tiến, nâng cấp các đài radar trinh sát, cảnh báo sớm hoạt động tại dải tần sóng centimet (4 GHz đến 8 GHz).
  • Giảng viên và học viên sau đại học chuyên ngành Vô tuyến điện: Sử dụng luận văn làm tài liệu giảng dạy và nghiên cứu chuyên sâu về phương pháp kết hợp lý thuyết mạch hai cửa, giản đồ Smith và kỹ thuật đo kiểm trên máy phân tích mạng VNA.
  • Doanh nghiệp sản xuất thiết bị viễn thông và thiết bị radar dân dụng: Khai thác giải pháp chế tạo mô-đun LNA bán dẫn pHEMT nhỏ gọn nhằm thay thế các khối khuếch đại ống sóng chạy truyền thống, giúp tiết kiệm hơn 70% chi phí vận hành và năng lượng tiêu thụ.

Câu hỏi thường gặp

  • Câu hỏi 1: Bộ khuếch đại tạp âm thấp LNA đóng vai trò quan trọng như thế nào trong đài radar? Tín hiệu phản xạ từ mục tiêu về anten radar thường có công suất vô cùng nhỏ (khoảng -100 dBm đến -80 dBm). LNA đặt ngay sau anten có nhiệm vụ khuếch đại tín hiệu này lên hơn 14 dB mà không làm tăng tạp âm nội sinh, quyết định trực tiếp đến cự ly phát hiện mục tiêu xa nhất của toàn bộ hệ thống radar.

  • Câu hỏi 2: Tại sao phải tích hợp cơ chế bảo vệ bằng PIN Diode cho bộ LNA bán dẫn? Trong radar đơn đài, công suất máy phát lên đến hàng trăm kilowatt. Bộ chuyển mạch Duplexer không đóng kín tuyệt đối sẽ để lọt xung phát từ 1 W đến 10 W vào máy thu. Tiếp giáp bán dẫn pHEMT sẽ bị phá hủy tức thì nếu không có PIN Diode tạo mức suy giảm trên 35 dB trong thời gian dưới 10 ns.

  • Câu hỏi 3: Transistor pHEMT SPF-3043 có ưu điểm gì vượt trội trong thiết kế này? Transistor SPF-3043 ứng dụng công nghệ tiếp giáp dị thể bán dẫn Pseudomorphic HEMT mang lại độ linh động điện tử cực cao. Linh kiện này cung cấp hệ số khuếch đại trên 14 dB tại dải tần 5,5 GHz với hệ số tạp âm siêu thấp chỉ 1,45 dB, vượt trội hơn hẳn các dòng transistor BJT hoặc CMOS truyền thống.

  • Câu hỏi 4: Phương pháp nào được sử dụng để phối hợp trở kháng cho mạch vi dải siêu cao tần? Nghiên cứu sử dụng công cụ giản đồ Smith để tính toán độ dài và vị trí của các đoạn dây chêm vi dải phân bố. Mạng phối hợp này biến đổi trở kháng phức ngõ vào và ngõ ra của transistor về mức chuẩn 50 Ohm, giúp hạ hệ số phản xạ S11 xuống dưới mức -16 dB.

  • Câu hỏi 5: Sai số giữa mô phỏng ADS và kết quả đo thực tế phát sinh từ những nguyên nhân nào? Độ lệch biên độ khoảng 5,8% giữa mô phỏng và thực nghiệm chủ yếu xuất phát từ dung sai hằng số điện môi của vật liệu nền mạch in FR4/Rogers, điện cảm ký sinh tại các mối hàn linh kiện dán SMD và tổn hao chèn của đầu nối chuẩn SMA ở tần số cao trên 5 GHz.

Kết luận

  • Chế tạo thành công bộ khuếch đại tạp âm thấp LNA băng C hoạt động ổn định trong dải tần 5,2 GHz đến 5,8 GHz.
  • Đạt hệ số khuếch đại thực nghiệm $S_{21} = 14,2\text{ dB}$ cùng hệ số tạp âm tối ưu $NF = 1,45\text{ dB}$.
  • Tích hợp hiệu quả mạch bảo vệ PIN Diode với mức suy giảm xung rò rỉ đạt 38,5 dB, bảo vệ tuyệt đối tầng thu bán dẫn.
  • Làm chủ quy trình công nghệ từ thiết kế mô phỏng trên phần mềm ADS 2009 đến đo kiểm thực tế trên máy VNA với độ tin cậy trên 94%.
  • Cung cấp giải pháp kỹ thuật có tính ứng dụng cao, thay thế hoàn toàn các bộ khuếch đại đèn sóng chạy cồng kềnh trong hệ thống radar quân sự.

Luận văn đã giải quyết triệt để bài toán nâng cao độ nhạy thu và bảo vệ an toàn cho khối thu vô tuyến siêu cao tần sóng centimet. Kế hoạch tiếp theo là phát triển tích hợp mạch LNA trên nền tảng vi mạch đơn phiến MMIC đa kênh trong giai đoạn 2026 – 2028. Bạn đọc và các kỹ sư phần cứng hãy tải toàn văn tài liệu để ứng dụng trọn bộ sơ đồ nguyên lý và layout vi dải vào các dự án phát triển radar chuyên nghiệp.