CHƯƠNG 1 GIỚI THIỆU LUẬN ÁN Giới thiệu luận án Trong nhiều thập kỷ vừa qua, chúng ta chứng kiến một sự phát triển rất mạnh mẽ của thị trường bộ nhớ bán dẫn bao gồm bộ nhớ bay hơi (VM) và bộ nhớ không bay hơi (NVM), cả hai loại bộ nhớ này đều được phát triển dựa trên công nghệ CMOS. Bộ nhớ bay hơi được biết đến phổ biến thông qua loại bộ nhớ Random-Access Memory (RAM) cùng với khả năng đọc, xóa rất nhanh. RAM được phát triển dựa trên hai nhóm chính đó là Static-RAM (SRAM) và Dynamic-RAM (DRAM). Tuy nhiên, loại bộ nhớ này không thể lưu trữ được lượng dữ liệu lớn, dẫn đến cần phải được làm mới dữ liệu thường xuyên, kết quả dẫn tới tiêu tốn công suất lớn trong quá trình hoạt động.
Thêm vào đó, nhược điểm lớn của loại bộ nhớ này đó là không có khả năng lưu trữ được dữ liệu khi ngắt nguồn cung cấp hay còn gọi là đặc điểm bay hơi. Trong khi đó, bộ nhớ không bay hơi có khả năng lưu trữ được dữ liệu ngay cả khi ngắt nguồn điện cung cấp dựa vào đặc điểm không bay hơi. Một số loại bộ nhớ không bay hơi phổ biến có thể kể đến như Mask ROM, Programmable ROM (PROM), Erasable PROM (EPROM), Electrically Erasable-Programmable ROM (EEPROM), và đặc biệt Flash memory. Ngày nay, bộ nhớ không bay hơi được ứng dụng rộng rãi trong rất nhiều các hệ thống và thiết bị khác nhau như điện thoại, máy tính, các thiết bị viễn thông… Ban đầu, Mask ROM được thiết kế với khả năng chỉ có thể được lập trình bởi nhà máy chế tạo và không thể thay đổi dữ liệu, đúng như tên gọi vốn có là Read Only Memory (ROM).
Sau đó, cùng với sự phát triển của ngành công nghiệp bán dẫn và MOS cực cổng nổi (Floating-gate MOS transistor), EEPROM được ra đời và là loại bộ nhớ có khả năng thực hiện hoạt động Ghi và Xóa bằng trường điện. Bên cạnh đó, EEPROM còn cung cấp khả năng Xoá và sau đó thực hiện Ghi trên mỗi byte của dữ liệu lưu trữ, đó là lý do vi mạch EEPROM còn được biết đến phổ biến bởi tên gọi vi mạch có khả năng Xoá dữ liệu theo byte (byte erasable chips). Những đặc điểm nêu trên góp phần đưa EEPROM trở thành loại bộ nhớ cực kỳ quan trọng trong ngành công nghiệp bộ nhớ bán dẫn tại thời điểm vừa được đưa ra thị trường. 1 Tuy nhiên, bởi vì mỗi phần tử nhớ của loại bộ nhớ EEPROM bao gồm 2 transistors (2T), điều này dẫn đến chi phí để chế tạo cho mỗi sản phẩm EEPROM rất cao và đặc biệt trong các ứng dụng có thiết kế lớn và độ phức tạp cao.
Do đó, Flash memory đã được ra đời nhằm giải quyết các vấn đề nêu trên. Flash memory được phát triển dựa trên hai nhóm chính là NOR flash và NAND flash. Thay vì bao gồm 2 transistors (2T) cho mỗi phần tử nhớ như EEPROM, Flash memory chỉ cần 1 transistor (1T) cho mỗi phần tử nhớ. Vì vậy, chi phí chế tạo được giảm đi đáng kể trong khi vẫn giữ được khả năng lưu trữ được dữ liệu lớn và đây được xem là một cuộc cách mạng lớn mang tính đột phá của ngành công nghiệp bộ nhớ bán dẫn với khả năng lưu trữ dữ liệu lớn và đặc điểm nổi trội không bay hơi.
Khi nghiên cứu về loại bộ nhớ không bay hơi, đặc biệt là Flash memory, chúng ta cần nghiên cứu về MOS cực cổng nổi trước tiên bởi vì đây là phần cốt lõi hay phần tử nhớ của bộ nhớ như đã đề cập bên trên. Ngoài được ứng dụng chính trong thiết kế bộ nhớ không bay hơi [1] [2] [3], MOS cực cổng nổi đã và đang được nghiên cứu phát triển trong các thiết kế mạch Analog Mixed-Signal [4] [5] [6], đặc biệt ngày nay MOS cực cổng nổi còn được nghiên cứu cho các ứng dụng Neural Network, Artificial Intelligence (AI), Neuromorphic [7] [8] [9] [10] [11] [12]. Như đã được biết đến, AI đã và đang nổi lên và đóng một vai trò cực kỳ quan trọng và cấp thiết trong hầu hết mọi lĩnh vực khoa học công nghệ và đời sống ngày nay. Trong khi đó, Neuromorphic computing sử dụng bộ nhớ không bay hơi, nơi mà MOS cực cổng nổi chính là phần tử cốt lõi của bộ nhớ, nhằm áp dụng trong các bài toán mạng nơ-ron sâu (Deep Neural Networks - DNNs) nhằm tăng tốc độ cho các thiết kế phần cứng.1 dưới đây thể hiện thống kê số lượng các công trình nghiên cứu về MOS cực cổng nổi trong giai đoạn từ năm 2017 đến năm 2023 trên cổng thông tin Google Scholar.
Thống kê trên được tổng hợp từ bốn nhà xuất bản lớn đó là IEEE, Springer, ScienceDirect, và Wiley. Số liệu trên cho thấy các nghiên cứu về linh kiện MOS cực cổng nổi tăng trong thời gian gần đây và tổng số lượng công trình được công bố lên đến hơn 17000 từ bốn nhà xuất bản trên. Thống kê trên chỉ ra rằng, MOS cực cổng nổi đã và đang thu hút được rất nhiều sự quan tâm và nghiên cứu từ các nhà khoa học trong thời gian qua, cụ thể trong giai đoạn 7 năm gần đây. 2 Thống kê số lượng các nghiên cứu về MOS cực cổng nổi 3000 2500 2000 1500 1000 500 0 2017 2018 2019 2020 2021 2022 2023 IEEE Springer ScienceDirect Wiley Hình 1.1 Thống kê số lượng công trình nghiên cứu về MOS cực cổng nổi từ năm 2017 đến 2023 MOS cực cổng nổi là linh kiện được ra đời bởi đề xuất của W.
Shockley, Pearson, Kahng, và Sze vào năm 1967, lấy cảm hứng từ lý thuyết hai trạng thái ổn định “bi-stable state”. Mô hình đầu tiên yêu cầu chế tạo lớp thin-film oxide nhỏ hơn 10 nm, được xem là một nhược điểm gây khó khăn trong quá trình chế tạo lúc bấy giờ. Nhằm giải quyết vấn đề này, năm 1974, mô hình Metal-Insulator-Metal-Insulator-Semiconductor (MIMIS) được đề xuất từ Frohman, bộ nhớ được đưa ra thị trường với tên gọi EPROM. Tuy nhiên, mô hình MIMIS yêu cầu loại bỏ đi cổng external metal và đã trở thành nhược điểm lớn nhất của mô hình.
Năm 1976, Fujio Masuoke giải quyết vấn đề này và đưa ra mô hình MOS cực cổng nổi hoàn chỉnh và được cải tiến, phát triển tới ngày nay [13]. Tuy được ứng dụng trong nhiều thiết kế và nhận được sự quan tâm từ các nhà khoa học trên thế giới, vấn đề khi nghiên cứu về MOS cực cổng nổi vẫn còn tồn tại các thách thức và đang được tiếp tục giải quyết. Một trong những lý do chính dẫn đến các thách thức là bởi vì để đáp ứng nhu cầu của thị trường, trong khi vấn đề thu nhỏ theo tỉ lệ của công nghệ CMOS sẽ giúp cải thiện tốc độ hoạt động, công suất tiêu thụ, và chi phí chế tạo [5], một thách thức cần được giải quyết đối với MOS cực cổng nổi đó là về giới hạn của độ dày lớp Tunnel Oxide. Tổ chức IRDS và Intel đã chỉ ra giá trị giới hạn độ dày của lớp Tunnel Oxide xấp xỉ 6 nm [13].
Vấn đề cũng như thách thức đó là khi độ dày của lớp Tunnel Oxide được chế tạo cực kỳ mỏng, sự rò rỉ điện tích trên cực cổng nổi trở nên 3 lớn đáng kể và kết quả dẫn đến tăng công suất dòng rò của linh kiện. Ngoài ra, khi dòng rò trở nên quá lớn sẽ làm giảm hiệu suất hoạt động của MOS cổng nổi bao gồm vấn đề độ tin cậy (Reliability), số lượng chu kỳ Ghi/Xoá mà linh kiện có thể duy trì hoạt động trong khi vẫn đảm bảo tính chính xác, khả năng chịu đựng (Endurance), hay thông số xác định bằng thời gian linh kiện có thể lưu trữ thông tin (Retention time) [5] [13] [14]. Thêm vào đó, việc giảm độ dày lớp Tunnel Oxide cũng dẫn tới làm giá trị thông số GCR, giá trị này phải được đảm bảo lớn hơn hoặc bằng 0. GCR ảnh hưởng đáng kể đến tốc độ hoạt động Ghi, Xóa, và Đọc của MOS cực cổng nổi.
Việc giá trị GCR thấp hơn 0.6 dẫn đến việc điều khiển cổng kém hiệu quả và yêu cầu điện áp cung cấp đầu vào cao hơn mức thông thường để bù lại cho phần điện dung thấp. Do đó, việc tìm ra các giải pháp để giải quyết thách thức như đã nêu ở trên về độ dày lớp Tunnel Oxide đóng một vai trò quan trọng hàng đầu trong sự phát triển của MOS cực cổng nổi. Ngoài ra, đối với giá trị thông số GCR, lớp IPD góp phần ảnh hưởng đến giá trị của thông số này. Để giải quyết thách thức trên, nhiều nghiên cứu đã được công bố trong nhiều thập kỷ gần đây.
Về tổng quát, luận án thực hiện nghiên cứu tổng quan tình hình công nghệ và đúc kết ra có ba phương pháp tiếp cận chính. Trong đó, cách tiếp cận thứ nhất đề xuất những cấu trúc mới cho MOS cực cổng nổi, cách tiếp cận thứ hai nghiên cứu và cải tiến những vật liệu mới cho quá trình chế tạo, và cách tiếp cận thứ ba tập trung vào việc cải tiến cho MOS cực cổng nổi tiêu chuẩn hiện có. Luận án đặt mục tiêu nghiên cứu và thực hiện đối với hướng tiếp cận thứ nhất và hướng thứ ba. Về chi tiết tổng quan công nghệ của các hướng tiếp cận trên được trình bày như sau.
Đối với phương pháp tiếp cận đầu tiên, rất ít nghiên cứu tập trung vào việc thiết kế cấu trúc MOS cực cổng nổi mới để cải thiện chất lượng, đặc biệt là để giải quyết vấn đề liên quan đến giới hạn của độ dày lớp Tunnel Oxide. Ngày nay, các nhà nghiên cứu đã và đang nghiên cứu các cấu trúc mới như cấu trúc Hybrid Floating Gate (HFG), đối với cấu trúc mới này thì lớp Polysilicon truyền thống được thay thế bằng một cấu trúc mới bao gồm Polysilicon và các lớp Metal được xếp chồng lênh nhau [16]. Bên cạnh đó, một trong những cấu trúc được hứa hẹn nhất đó là Nanocrystal. Kiến trúc Nanocrystal đang trở nên thu hút trong những năm gần đây bằng cách sử dụng các chấm lượng tử để làm các nơi lưu trữ điện tích thay vì sử dụng một lớp Polisilycon như các cấu trúc MOS hiện 4 tại [17].
Trong phương pháp tiếp cận ứng dụng cấu trúc Nanocrystal, thay vì giải quyết vấn đề làm độ dày của lớp Tunnel Oxide mỏng hơn, phương pháp này chủ yếu tập trung vào giải quyết giới hạn lưu trữ điện tích bằng cách thay thế cổng nổi liên tục bằng rất nhiều các chấm tinh thể được nhúng trong chất cách điện. Trong khi cấu trúc Nanocrystal được chế tạo bởi một lớp Tunnel Oxide mỏng hơn so với MOS cực cổng nổi cấu trúc tiêu chuẩn, nhưng nhược điểm là giá trị GCR thấp hơn nhiều so với cấu trúc MOS cực cổng nổi tiêu chuẩn, việc này dẫn đến điện áp đầu vào yêu cầu cao.