MỞ ĐẦU Việc phát triển các hệ thống phanh hiệu quả cho động cơ cảm ứng ba pha sử dụng trong công nghiệp là một đề tài liên tục đƣợc nghiên cứu phát triển trong những năm qua. Hãm động cơ là một khía cạnh quan trọng của hệ thống truyền động khi đƣợc yêu cầu dừng hoặc dừng do trƣờng hợp khẩn cấp, hỏng hóc… Nhiều phƣơng pháp hãm đƣợc sử dụng nhƣ hãm tái sinh, hãm ngƣợc, hãm động năng kích từ độc lập hay hãm động năng tự kích từ… Trong đề tài này sẽ trình bày về một hệ thống phanh đa tầng kết hợp nhiều phƣơng pháp phanh khác nhau để đạt đƣợc kết quả phanh tốt nhất. HỆ THỐNG HÃM ĐỘNG NĂNG BA GIAI ĐOẠN 2. Sơ đồ hệ thống Để duy trì sự tự kích thích (hiện tƣợng tự kích) và từ đó đạt đƣợc một quá trình phanh hiệu quả trên một phạm vi tốc độ mở rộng, một tụ điện lớn nhằm mục đích duy trì sẽ đƣợc sử dụng.
Giá trị điện dung yêu cầu có xu hƣớng ban đầu thấp và sau đó tăng lên khi tốc độ giảm xuống. Một giá trị điện dung thấp là điều mong muốn vào lúc bắt đầu của quá trình phanh để tránh hiện tƣợng tăng điện áp ban đầu. Vì vậy, trong phƣơng pháp này sử dụng hai tụ điện, một nhỏ và một lớn, với tụ điện có giá trị nhỏ hơn đƣợc sử dụng ban đầu. Chi tiết của phƣơng pháp này đƣợc giải thích cụ thể qua sơ đồ hình 2.1: sơ đồ đơn giản hóa hệ thống phanh đa tầng[11] 2.
Nguyên lý hoạt động Hình 2.1 cho thấy sơ đồ nguyên lý của hệ thống phanh đa tầng này. Việc hãm phanh đƣợc bắt đầu bằng hoạt động ngắt SW1 và đóng SW2 ngay sau đó. Giai đoạn tự kích thích là do tụ C1 đảm nhận, kết quả là giảm tốc độ một cách nhanh chóng rơi vào khoảng 50% giá trị tốc độ ban đầu. Trƣớc khi quá trình tự kích thích của tụ C1 chấm dứt, chuyển đổi SW3 sẽ đƣợc đóng lại kết nối C1 song song với C2, qua đó sẽ mở rộng hơn phạm vi hoạt động của tự kích từ làm cho giảm đáng kể giá trị tốc độ.
Chuyển đổi SW4 sẽ đƣợc đóng lại sau một thời gian trễ nhất định sau khi đóng tụ C2. Qua đó làm ngắn mạch hai pha a và b của động cơ làm giảm đột ngột tốc độ do từ phanh (magnetic braking). Cuối cùng, động cơ sẽ đƣợc dừng hẳn bằng cách đóng chuyển đổi SW5, sẽ có một lƣợng nhỏ giá trị một chiều đƣợc đƣa vào cuộn dây của động cơ làm động cơ dừng hẳn.[11] Để thực hiện đƣợc việc hãm động năng động cơ dị bộ ba giai đoạn ta cần sử dụng một mạch điều khiển. Việc điều khiển hãm có thể sử dụng PLC hoặc vi điều khiển, trong đồ án này thì ta nhận thấy vi điều khiển có lợi thế 19 hơn rất nhiều khi đƣợc ứng dụng.
Ta có thể nhận thấy lợi thế về kích thƣớc, đơn giản trong thiết kế và giá thành cũng phải chăng. Sau đây chúng ta cùng tìm hiểu tổng quan về đặc điểm, cấu trúc của vi điều khiển 8051. VI ĐIỀU KHIỂN 8051 2. Các đặc điểm chính của 8051 Vi điều khiển 8051 thuộc họ MCS51 có các đặc điểm chính sau: - 4Kb ROM.
- 128 Byte RAM - 4 port xuất/nhập I/O 8bit - Hai bộ định thời 16bit - Giao tiếp nối tiếp - 64Kb không gian bộ nhớ chƣơng trình mở rộng - 64Kb không gian bộ nhớ dữ liệu mở rộng - Một bộ xử lý Boolean (hoạt động trên bit đơn) - 120 vị trí có thể định vị bit - Bộ nhân chia 4µs 2. Cấu trúc vi điều khiển 8051 Phần chính của vi điều khiển 8051 là bộ xử lý trung tâm CPU bao gồm: - Thanh ghi tích lũy A - Thanh ghi tích lũy B phụ (sử dụng cho phép nhân chia) - ALU (Arithmatic Logical Unit) đơn vị logic học - PSW (Program Status Word) từ trạng thái chƣơng trình - Bốn băng thanh ghi - Con trỏ ngăn xếp - Ngoài ra còn bộ nhớ chƣơng trình, bộ giải mã lệnh, bộ điều khiển thời gian, logic.2: Sơ đồ khối 8051 Đơn vị xử lí trung tâm nhận trực tiếp xung từ bộ dao động, ngoài ra còn có khả năng đƣa một tín hiệu giữ nhịp từ bên ngoài. Chƣơng trình đang chạy có thể cho dừng lại nhờ một khối điều khiển ngắt bên trong. Hai bộ định thời 16bit hoạt động nhƣ một bộ đếm.
Các port sử dụng vào mục đích điều khiển. Port 3 còn có thêm các đƣờng dẫm điều khiển dùng trao đổi với bộ nhớ ngoài hoặc để đấu nối giao diện nối tiếp. Giao diện nối tiếp có chƣa một bộ truyền/nhận không đồng bộ làm việc đối lập nhau. 21 Trong vi điều khiển 8051 có hai thành phần quan trọng đó là bộ nhớ và thanh ghi.
Bộ nhớ gồm có RAM và ROM dùng để lƣu trữ dữ liệu và mã lệnh. Các thanh ghi sử dụng lƣu trữ thông tin trong quá trình xử lý. Khi CPU làm việc nó làm thay đổi nội dung các thanh ghi. Chức năng các chân vi điều khiển 8051 có tất cả 40 chân có chức năng nhƣ các đƣờng xuất nhập.
Trong đó có 24 chân có tác dụng kép (1 chân có 2 chức năng), mỗi đƣờng có thể hoạt động nhƣ đƣờng xuất nhập hoặc điều khiển hoặc có thể là thành phần của các bus dữ liệu hoặc bus địa chỉ. - Port 0 có 2 chức năng ở các chân 32-39, trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng, nó có chức năng nhƣ các đƣờng I/O. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, đƣợc kết hợp giữa bus địa chỉ và bus dữ liệu. - Port 1 là port I/O trên các chân 1-8, có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần.
Port1 chi đƣợc dùng giao tiếp với các thiết bị bên ngoài. - Port 2 có tác dụng kép trên các chân 21-28 đƣợc dùng nhƣ các đƣờng xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng. - Port 3 có tác dụng kép trên các chân 10-17. Các chân trong port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính của 8051 nhƣ bảng: 22 Bảng 2.1: Chức năng chuyển đổi các chân trong port 3 Bit Tên Chức năng chuyển đổi P3.0 RXT Cổng vào dữ liệu nối tiếp P3.1 TXD Cổng xuất dữ liệu nối tiếp P3.2 INT0 Cổng vào ngắt cứng thứ 0 P3.3 INT1 Cổng vào ngắt cứng thứ 1 P3.4 T0 Cổng vào Timer/Counter thứ 0 P3.5 T1 Cổng vào Timer/Counter thứ 1 P3.6 WR Ghi dữ liệu ra bộ nhớ ngoài P3.7 RD Đọc dữ liệu bộ nhớ ngoài Hình 2.3: Sơ đồ chân 8051 23 - Cổng vào tín hiệu PSEN (Program store enable): PSEN là tín hiệu lối ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chƣơng trình mở rộng thƣờng đƣợc nối đến chân OE (output enable) của EPROM cho phép đọc các byte mã lệnh.
PSEN ở mức thấp trong thời gian 8051 thực hiện lệnh. Các mã lệnh của chƣơng trình đƣợc đọc từ EPROM qua bus dữ liệu và đƣợc chốt vào thanh ghi lệnh trong 8051 để giải mã. Khi 8051 thực hiện chƣơng trình trong ROM nội thì PSEN sẽ ở mức logic 1. - Cổng tín hiệu điều khiển ALE (Address Latch Enable): Khi 8051 truy xuất bộ nhớ ngoài , port 0 có chức năng là bus địa chỉ và bus dữ liệu do đó cần tách đƣờng địa chỉ và đƣờng dữ liệu.
Tín hiệu ra ALE ở chân 30 dùng làm tín hiệu điều khiển để giải đa hợp các đƣờng địa chỉ và dữ liệu khi kết nối chúng với IC chốt. Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động. Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể đƣợc dùng làm tín hiệu clock cho các phần khác của hệ thống. Chân ALE đƣợc dùng làm cổng vào xung lập trình cho EPROM trong 8051.
- Cổng tín hiệu EA (External Access): Tín hiệu vào EA ở chân 31 thƣờng đƣợc mắc lên mức 1 hoặc mức 0. Nếu ở mức 1 thì vi điều khiển thi hành chƣơng trình từ ROM nội trong khoảng địa chỉ 8Kbyte. Nếu ở mức 0 thì chƣơng trình thực hiện từ bộ nhớ mở rộng. Chân EA đƣợc lấy làm chân cấp nguồn 21V khi lập trình cho EPROM.
- Cổng tín hiệu RST (Reset): Cổng vào RST ở chân 9 là ngõ vào reset của 8051. Khi cổng vào tín hiệu này đƣa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong đƣợc nạp những giá trị thích hợp để khởi động hệ thống khi cấp điện mạch reset. 24 - Các cổng vào dao động X1 và X2: Bộ dao động đƣợc tích hợp bên trong vi điều khiển. Khi sử dụng, ngƣời thiết kế chỉ cần kết nối thêm thạch anh và các tụ nhƣ hình vẽ trong sơ đồ.
Tần số thạch anh thƣờng sử dụng trong 8051 là 12MHz. - Chân 40 (Vcc) đƣợc kết nối nguồn 5V. Cấu trúc bên trong vi điều khiển a) Tổ chức bộ nhớ: Hình 2.4: Các vùng nhớ trên 8051 8051 có bộ nhớ theo cấu trúc Harvard, có những vùng cho bộ nhớ riêng biệt cho chƣơng trình dữ liệu. Nhƣ đã đề cập ở trên, cả chƣơng trình và dữ liệu có thể ở bên trong 8051, dù vậy chúng có thể đƣợc mở rộng bằng các thành phần bên ngoài tối đa 64Kbyte bộ nhớ chƣơng trình và 64Kbyte bộ nhớ dữ liệu.
Bộ nhớ bên trong bao gồm ROM (8051) và RAM trên chip, RAM trên chip bao gồm nhiều phần: phần lƣu trữ đa dụng, phần lƣu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt. Có hai đặc tính cần lƣu ý: 25 - Các thanh ghi và các port xuất nhập đã đƣợc xếp trong bộ nhớ và có thể đƣợc truy xuất trực tiếp nhƣ các địa chỉ bộ nhớ khác. - Ngăn xếp trong RAM nội nhỏ hơn so với RAM ngoài nhƣ trong các bộ vi xử lý khác.
