Luận văn VNU-UET: Thiết kế bộ chuyển đổi số tương tự 8 bit bằng CMOS

2009

165
0
0

Phí lưu trữ

45 Point

Mục lục chi tiết

LỜI CAM ĐOAN

1. CHƯƠNG 1: TỔNG QUAN VỀ CHUYỂN ĐỔI SỐ - TƯƠNG TỰ

1.1. Các thông số của bộ chuyển đổi số-tương tự

1.2. Độ phi tuyến vi phân (Differential Nonlinearity, DNL)

1.3. Độ phi tuyến tích phân (Integral Nonlinearity, INL)

1.4. Tỉ số tín hiệu trên tạp âm (Signal-to-Noise Ratio, SNR)

2. CHƯƠNG 2: CÁC KIẾN TRÚC CƠ BẢN CỦA BỘ CHUYỂN ĐỔI SỐ - TƯƠNG TỰ

2.1. Mã đầu vào số (Digital Input Code)

2.2. Kiến trúc chuỗi điện trở (Resistor String)

2.3. Kiến trúc mạng thang điện trở R-2R (R-2R Ladder Network)

2.4. Kiến trúc Steering dòng điện (Current Steering)

2.5. DAC tỷ lệ điện tích (Charge Scaling DAC)

2.6. DAC tuần hoàn (Cyclic DAC)

2.7. DAC đường ống (Pipeline DAC)

3. CHƯƠNG 3: TỔNG QUAN VỀ CÔNG NGHỆ CMOS

3.1. Các quy trình sản xuất bán dẫn MOS cơ bản

3.1.1. Cấu trúc vật lý

3.1.2. Nguyên lý hoạt động cơ bản

3.1.3. Các linh kiện thụ động (Passive component)

3.1.4. Layout mạch tích hợp

3.2. Layout transistor MOS

3.3. Layout điện trở

3.4. Layout tụ điện

4. CHƯƠNG 4: MÔ HÌNH THIẾT BỊ MOS

4.1. Mô hình tín hiệu lớn (Large-Signal Modelling)

4.2. Mô hình tín hiệu nhỏ (Small-Signal Modelling)

4.2.1. Mô hình tín hiệu nhỏ trong vùng tích cực

4.2.2. Mô hình tín hiệu nhỏ trong vùng triốt và cut-off

4.2.3. Các mô hình MOS cao cấp (Advanced MOS Modelling)

4.2.3.1. Các hiệu ứng kênh ngắn (short-channel effects)
4.2.3.2. Hoạt động subthreshold

5. CHƯƠNG 5: THIẾT KẾ DAC

5.1. Yêu cầu thiết kế

5.2. Sơ đồ khối chức năng

5.3. Thiết kế chi tiết của các khối

5.3.1. Khối Logic Input

5.3.3. Khối điều khiển (Control Logic)

5.3.4. Bộ lập mã thermometer

5.3.5. Khối tạo dòng phân cực

5.3.6. Khối tạo dòng DAC

5.3.8. Khối chuyển đổi dòng điện – điện áp

5.3.9. Sơ đồ mạch điện, sơ đồ layout và kết quả mô phỏng của chip DAC

TÀI LIỆU THAM KHẢO

Luận văn thạc sĩ vnu uet thiết kế bộ chuyển đổi số tương tự 8 bít sử dụng công nghệ bán dẫn cmos