Tổng quan luận án

Tính cấp thiết và khoảng trống nghiên cứu

Trong các hệ thống điện tử và viễn thông hiện đại, tín hiệu trong thế giới tự nhiên tồn tại ở dạng tương tự, trong khi các quá trình xử lý, lưu trữ và truyền dẫn dữ liệu chủ yếu diễn ra trên nền tảng kỹ thuật số. Bộ chuyển đổi tương tự sang số (Analog-to-Digital Converter – ADC) đóng vai trò là khối chức năng giao tiếp giữa hai miền tín hiệu. Sự phát triển của Cách mạng công nghiệp 4.0 cùng các hệ thống điều khiển - vật lý (Cyber-Physical Systems – CPS), mạng lưới vạn vật kết nối (Internet of Things – IoT) và điện toán đám mây đặt ra yêu cầu nghiêm ngặt về việc tối ưu hóa mức tiêu thụ năng lượng của các vi mạch tích hợp (Integrated Circuit – IC). Việc giảm công suất tiêu tán không chỉ giúp kéo dài thời gian hoạt động của pin trong các thiết bị di động mà còn hạn chế sự tỏa nhiệt, cho phép đơn giản hóa quy trình đóng gói và giảm giá thành sản xuất.

Song song với sự phát triển của điện tử vô cơ truyền thống trên nền tảng bán dẫn silicon đang dần chạm tới các giới hạn vật lý, lĩnh vực điện tử hữu cơ xuất hiện với các ưu điểm đặc thù: mỏng, nhẹ, có khả năng uốn cong với bán kính nhỏ, quy trình sản xuất không đòi hỏi nhiệt độ cao, có thể chế tạo bằng công nghệ in trên diện tích lớn và tương thích sinh học cao. Những đặc tính này mở ra triển vọng ứng dụng trong các thiết bị điện tử có thể dán trên bề mặt hoặc cấy ghép vào cơ thể người để theo dõi sức khỏe.

Mặc dù vậy, thiết kế vi mạch tích hợp hữu cơ còn đối mặt với nhiều rào cản kỹ thuật:

  1. Thiếu các mô hình linh kiện bán dẫn hữu cơ được chuẩn hóa và tích hợp trong các công cụ phần mềm tự động hóa thiết kế vi mạch (EDA).
  2. Phần lớn các công trình vi mạch hữu cơ trước đây chỉ sử dụng một loại transistor màng mỏng hữu cơ kênh P (p-OTFT), dẫn tới cấu trúc mạch cồng kềnh, độ lợi điện áp thấp và công suất tiêu thụ cao do dòng tĩnh lớn.
  3. Transistor hữu cơ có độ linh động hạt dẫn thấp, điện áp hoạt động cao và độ ổn định suy giảm theo thời gian.
  4. Chưa có nhiều nghiên cứu thiết kế hoàn chỉnh bộ ADC hữu cơ công suất thấp kiểu bù (complementary) có khả năng đáp ứng các dải tần số của tín hiệu điện sinh học.

Tại Việt Nam, lĩnh vực thiết kế vi mạch và vật liệu mới nằm trong danh mục các hướng ưu tiên phát triển công nghệ cao, song các nghiên cứu về thiết kế ADC và vi mạch hữu cơ vẫn còn ở mức độ sơ khởi. Do đó, việc nghiên cứu xây dựng mô hình linh kiện và thiết kế bộ ADC kiểu thanh ghi xấp xỉ liên tiếp (Successive Approximation Register ADC – SAR ADC) sử dụng vật liệu hữu cơ là nhiệm vụ mang tính thời sự và có ý nghĩa kỹ thuật thực tiễn.

Mục tiêu và nhiệm vụ nghiên cứu

  • Mục tiêu tổng quát: Nghiên cứu thiết kế vi mạch SAR ADC hữu cơ công suất thấp từ transistor màng mỏng hữu cơ đã được mô hình hóa dựa trên dữ liệu đo đặc tính điện sau khi chế tạo thực tế.
  • Nhiệm vụ nghiên cứu:
    1. Nghiên cứu cấu trúc, đặc tính điện và xác định phương pháp mô hình hóa phù hợp cho transistor màng mỏng hữu cơ kênh P (p-OTFT) và kênh N (n-OTFT) dựa trên dữ liệu đo đạc thực nghiệm.
    2. Xây dựng và tích hợp bộ thông số mô hình OTFT vào thư viện của công cụ thiết kế vi mạch hữu cơ OPDK (Organic Process Design Kit).
    3. Kiểm chứng độ tin cậy của mô hình thông qua việc thiết kế và mô phỏng các mạch logic kiểu bù (cổng truyền dẫn TG, NOT, NOR, NAND), mạch nhớ D flip-flop và mạch so sánh.
    4. Phân tích cấu trúc, thiết kế và mô phỏng bộ SAR ADC hữu cơ kiểu bù hoàn chỉnh hướng tới ứng dụng thu nhận tín hiệu điện sinh học.
    5. Khảo sát và đề xuất các giải pháp kỹ thuật nhằm giảm thiểu công suất tiêu thụ cho bộ SAR ADC hữu cơ, bao gồm cải tiến cấu trúc mạch D flip-flop và ứng dụng vật liệu điện môi điện áp thấp.

Đối tượng và phạm vi nghiên cứu

  • Đối tượng nghiên cứu: Transistor màng mỏng hữu cơ p-OTFT và n-OTFT; các vi mạch logic kiểu bù; bộ chuyển đổi tương tự sang số kiểu thanh ghi xấp xỉ liên tiếp (SAR ADC).
  • Phạm vi vật liệu và công nghệ:
    • Transistor hữu cơ kênh P sử dụng chất bán dẫn hữu cơ Pentacene và transistor kênh N sử dụng Fullerene ($C_{60}$) chế tạo trên đế cách điện SOI (Silicon on Insulator) với lớp điện môi cực cửa $SiO_2$.
    • Transistor hữu cơ kênh P sử dụng chất bán dẫn Pentacene với lớp điện môi polymer Poly(Vinyl Cinnamate) (PVC) trên đế dẻo (plastic).
  • Phạm vi không gian và thời gian: Mẫu linh kiện OTFT được chế tạo và đo đạc đặc tính điện thực nghiệm tại Phòng thí nghiệm Murata, Viện Khoa học và Công nghệ Tiên tiến Nhật Bản (JAIST). Quá trình xử lý số liệu, mô hình hóa và mô phỏng mạch thực hiện tại Bộ môn Kỹ thuật Điện tử, Trường Đại học Bách khoa Hà Nội trong giai đoạn 2013–2017.
  • Phạm vi ứng dụng: Định hướng xử lý các tín hiệu điện sinh học có dải tần số dưới 1 kHz (ECG, EEG, EMG, EOG).

Tổng quan tài liệu và vị trí của luận án

Các hướng nghiên cứu trước trong tài liệu

Luận án tiến hành khảo sát và tổng hợp hệ thống tài liệu trên hai nhóm nội dung chính: kiến trúc ADC và kỹ thuật vi mạch điện tử hữu cơ.

1. Khảo sát các kiến trúc ADC

Dựa trên thống kê các công trình công bố trên IEEE Xplore và cơ sở dữ liệu của Boris Murmann từ năm 1997 đến 2016, tác giả phân tích bốn cấu trúc ADC tiêu biểu:

  • Flash ADC: Sử dụng mạng phân áp và $(2^N - 1)$ bộ so sánh hoạt động song song. Ưu điểm nổi bật là tốc độ chuyển đổi cao (tần số lấy mẫu $f_S$ từ MHz đến GHz), nhưng nhược điểm là công suất tiêu thụ lớn và diện tích tăng theo hàm mũ khi số bit $N$ tăng, thường giới hạn ở độ phân giải thấp (3–6 bit).
  • Sigma-Delta ADC ($\Sigma\Delta$ ADC): Sử dụng kỹ thuật quá lấy mẫu (oversampling) và định hình nhiễu (noise shaping) kết hợp bộ lọc số. Đạt độ phân giải hiệu dụng (ENOB) cao nhất (lên tới gần 20 bit), nhưng mạch điều chế và bộ lọc số có cấu trúc phức tạp, tiêu tốn năng lượng lớn.
  • Pipelined ADC: Cấu trúc đường ống chia quá trình chuyển đổi thành nhiều tầng nối tiếp, dung hòa giữa tốc độ và độ phân giải, thường hoạt động ở dải tần trung bình đến cao.
  • SAR ADC: Hoạt động dựa trên thuật toán tìm kiếm nhị phân thông qua mạch lấy mẫu/giữ mẫu (S/H), bộ so sánh đơn, mạch DAC nội và khối logic SAR. SAR ADC có mức tiêu thụ năng lượng thấp nhất, hệ số sử dụng năng lượng (Figure of Merit – FoM) tối ưu trong dải độ phân giải trung bình (4–16 bit) và tần số lấy mẫu linh hoạt từ vài Hz đến hàng trăm MHz (đặc biệt khi dùng cấu trúc ghép thời gian TI-SAR).
Loại ADC Độ phân giải hiệu dụng ENOB (bit) Tần số lấy mẫu $f_S$ (Hz) Công suất tiêu thụ $P$ (W) Hệ số năng lượng FoM (fJ/conv)
Flash Thấp ($3 - 6$) Cao ($10^7 - 10^9$) Cao – Rất cao ($10^{-3} - 10^1$) Trung bình – Cao ($10^2 - 10^4$)
Pipelined Trung bình – Cao ($6 - 15$) Trung bình – Cao ($10^6 - 10^9$) Cao – Rất cao ($10^{-3} - 10^1$) Trung bình – Cao ($10^2 - 10^4$)
Sigma-Delta Cao ($> 8$) Thấp – Cao ($10^3 - 10^9$) Thấp – Cao ($10^{-6} - 10^0$) Thấp – Trung bình ($10^0 - 5 \times 10^2$)
SAR Thấp – Cao ($4 - 16$) Thấp – Cao ($10^2 - 10^9$) Cực thấp – Cao ($10^{-9} - 10^0$) Thấp – Trung bình ($10^0 - 5 \times 10^2$)

2. Các nghiên cứu về mô hình hóa OTFT

Các công trình công bố trên thế giới được tác giả điểm lại bao gồm:

  • Marinov và cộng sự (2009): Xây dựng mô hình tích hợp dòng cực máng cho p-OTFT Pentacene ($W/L = 100/10\ \mu\text{m}$) trên nền Spice và Cadence.
  • Chen và cộng sự (2010): Mô hình hóa dòng cực máng p-OTFT P3OT ($W/L = 560/5\ \mu\text{m}$) bằng thuật toán di truyền trên mô hình a-Si TFT.
  • Torricelli và cộng sự (2011, 2015): Xây dựng mô hình cho p-OTFT và n-OTFT Pentacene điện môi fluoropolymer, tuy nhiên bỏ qua dòng rò dưới ngưỡng hoặc có sai số ở n-OTFT khoảng 10%.
  • Ling Li và cộng sự (2012): Đề xuất mô hình tích hợp cho p-OTFT Pentacene điện môi $SiO_2$, mô phỏng được các cổng logic NAND, NOR đơn loại P.
  • Kumar và cộng sự (2014): Ứng dụng công cụ Atlas 2-D và RPI a-Si TFT để mô hình hóa p-OTFT và mô phỏng mạch khuếch đại đảo.
  • Tại Việt Nam: Các nghiên cứu của Vũ Kiên (2012) dùng mô hình EKV 2.6 level-55 và Đỗ Trọng Tuấn (2014) dùng mô hình a-Si TFT level-61, nhưng chỉ áp dụng trên một loại đặc tuyến truyền đạt hoặc sử dụng phương pháp trùng khớp điểm đơn lẻ.

3. Các nghiên cứu về ADC hữu cơ đã công bố

  • Nakayama và cộng sự (2010): Cấu trúc C-2C SAR ADC 6-bit sử dụng cả P và N, $V_{dd} = 3\text{ V}$, $f_S = 100\text{ Hz}$, $P = 3,6\ \mu\text{W}$ (không tính phần mạch xử lý logic trên FPGA ngoài chip).
  • Xiong và cộng sự (2011): Cấu trúc Sigma-Delta ADC chỉ dùng loại P, $V_{dd} = 15\text{ V}$, $f_S = 500\text{ Hz}$, $P = 1500\ \mu\text{W}$, $\text{ENOB} = 4,10\text{ bit}$, $\text{FoM} = 116,22\text{ nJ/conv}$.
  • Marien và cộng sự (2013): Cấu trúc R-2R SAR ADC bằng công nghệ in mạch, $V_{dd} = 40\text{ V}$, $f_S = 4,17\text{ Hz}$, $P = 540\ \mu\text{W}$, $\text{ENOB} = 2,96\text{ bit}$, $\text{FoM} = 16642,30\text{ nJ/conv}$.
  • Abdinia và cộng sự (2013): SAR ADC toàn p-OTFT, $V_{dd} = 20\text{ V}$, $f_S = 40\text{ Hz}$, $P = 480\ \mu\text{W}$, $\text{ENOB} = 6,00\text{ bit}$, $\text{FoM} = 187,50\text{ nJ/conv}$.
  • Raiteri và cộng sự (2016): Flash ADC dựa trên bộ dao động điều khiển bằng điện áp (VCO-based) dùng cả P và N, $V_{dd} = 20\text{ V}$, độ phân giải thiết kế 2 bit.

Khoảng trống luận án lựa chọn giải quyết

Từ tổng quan tài liệu, luận án xác định các khoảng trống nghiên cứu cụ thể:

  1. Thiếu mô hình đồng thời cho cả hai loại linh kiện p-OTFT và n-OTFT được khớp chính xác trên cả hai đường đặc tuyến truyền đạt ($I_{DS} - V_{GS}$) và họ đặc tuyến ra ($I_{DS} - V_{DS}$) nhằm hỗ trợ thiết kế mạch kiểu bù hoàn chỉnh.
  2. Các thiết kế ADC hữu cơ trước đây chủ yếu dùng đơn loại p-OTFT hoặc phụ thuộc vào mạch số rời rạc bên ngoài chip (FPGA), dẫn tới hiệu suất sử dụng năng lượng chưa tối ưu, tần số lấy mẫu thấp ($< 100\text{ Hz}$) và FoM lớn.
  3. Luận án lựa chọn giải quyết bài toán mô hình hóa linh kiện thực nghiệm đưa vào bộ công cụ OPDK, từ đó thiết kế bộ SAR ADC hữu cơ kiểu bù vi sai với kỹ thuật chuyển mạch tụ đơn điệu và đề xuất giải pháp giảm thiểu công suất tiêu tán toàn phần.

Cơ sở lý thuyết và phương pháp nghiên cứu

Lý thuyết, khái niệm và khung phân tích

  • Lý thuyết chuyển đổi tương tự sang số: Quá trình số hóa chuyển đổi tín hiệu liên tục thành chuỗi mã số $N$-bit thông qua mối quan hệ toán học: $$X = D_{out} + Q_e = \sum_{i=0}^{N-1} D_i \times 2^i + Q_e$$ Trong đó giá trị điện áp tương ứng với bit có trọng số nhỏ nhất (LSB) và giá trị toàn thang (Full-Scale – FS) được xác định bởi: $$1\text{ LSB} = \frac{V_{ref}}{2^N}, \quad FS = V_{ref} - 1\text{ LSB} = \frac{2^N - 1}{2^N} \times V_{ref}$$ Chất lượng chuyển đổi được định lượng thông qua các chỉ số:

    • Tỉ số tín hiệu trên nhiễu và suy hao (SiNaD).
    • Độ phân giải hiệu dụng: $\text{ENOB} = \frac{\text{SiNaD (dB)} - 1,76}{6,02}$.
    • Dải động không nhiễu (SFDR) và tổng độ méo hài (THD).
    • Hệ số sử dụng năng lượng: $\text{FoM} = \frac{P}{f_S \times 2^{\text{ENOB}}}\quad (\text{J/conv})$.

  • Cơ sở vật lý và mô hình hóa linh kiện OTFT: OTFT là linh kiện tích lũy điện tích bề mặt. Luận án phân tích 4 cấu trúc hình học cơ bản: Bottom-Gate Top-Contact (BGTC), Bottom-Gate Bottom-Contact (BGBC), Top-Gate Top-Contact (TGTC) và Top-Gate Bottom-Contact (TGBC). Phương trình dòng điện cực máng - nguồn ($I_{DS}$) được mô hình hóa theo dạng giải tích kết hợp giữa vùng tuyến tính và bão hòa, có xét tới các hiệu ứng phi lý tưởng trong vật liệu hữu cơ:

    • Sự phụ thuộc của độ linh động hiệu ứng trường vào điện áp cực cửa theo quy luật lũy thừa thông qua tham số $\gamma$ và điện áp đặc trưng $V_{aa}$.
    • Tham số điều chế bão hòa $\alpha$, tham số điểm uốn $m$ mô tả sự chuyển tiếp giữa vùng tuyến tính và bão hòa.
    • Hiện tượng suy giảm điện thế vùng chuyển tiếp thông qua điện áp bù phẳng $V_{FB}$ và tham số độ rộng chuyển tiếp $\delta$.
    • Dòng rò qua lớp điện môi và dòng rò khối dưới ngưỡng thông qua bộ tham số $I_{OL}$, $V_{DSL}$, $V_{GSL}$, $\text{SIGMA0}$.

Phương pháp nghiên cứu thực tế

Luận án kết hợp phương pháp thực nghiệm đo kiểm vật lý với phương pháp mô phỏng số và tối ưu hóa tham số vi mạch:

  • Phương pháp thực nghiệm: Đo đạc đặc tính tĩnh ($I-V$) của các mẫu transistor OTFT được chế tạo trên wafer bằng hệ thống thiết bị đo chuyên dụng (Keithley/Agilent).
  • Phương pháp trích xuất tham số toán học: Sử dụng phần mềm OriginPro để khớp dữ liệu thực nghiệm đồng thời trên cả đặc tuyến truyền đạt và họ đặc tuyến ra; phân tích độ nhạy và xác định bộ tham số tối ưu cục bộ/toàn cục cho mô hình tương đương.
  • Phương pháp mô phỏng vi mạch: Khai báo cấu trúc linh kiện vào bộ công cụ thiết kế OPDK trên nền tảng HSPICE/Cadence để thực hiện mô phỏng ở mức transistor (transistor-level simulation) cho các khối mạch logic, mạch tương tự và toàn bộ hệ thống SAR ADC.

Nguồn tư liệu và dữ liệu

  • Tập dữ liệu thực nghiệm 1: 48 mẫu p-OTFT Pentacene và 24 mẫu n-OTFT Fullerene chế tạo trên đế SOI tại Phòng thí nghiệm Murata, JAIST.
  • Tập dữ liệu thực nghiệm 2: Các mẫu p-OTFT Pentacene sử dụng màng điện môi cực cửa polymer PVC chế tạo trên đế dẻo.
  • Thư viện mô hình OPDK của Đại học Minnesota phát triển cho thiết kế mạch hữu cơ.

Nội dung chính theo từng chương

Chương 1: Tổng quan chung

Chương 1 hệ thống hóa cơ sở lý thuyết về các cấu trúc ADC (Flash, Sigma-Delta, Pipelined, SAR) và so sánh định lượng các thông số $P$, $f_S$, ENOB, FoM giữa các cấu trúc. Kết quả chỉ ra SAR ADC là cấu trúc tối ưu nhất cho tiêu chí tiêu thụ công suất cực thấp và tiết kiệm năng lượng.

Tiếp theo, chương khảo sát sáu hướng phát triển của lĩnh vực điện tử (Silicon, 2-D Graphene, Memristor, Spintronics, Điện tử phân tử và Điện tử hữu cơ). Tác giả phân tích chi tiết hiện trạng của điện tử hữu cơ: ưu điểm về tính uốn dẻo, giá thành và khả năng tương thích sinh học; đồng thời chỉ ra các hạn chế cố hữu về độ linh động hạt dẫn ($\approx 1\text{ cm}^2/\text{V}\cdot\text{s}$), điện áp làm việc cao và thiếu hụt thư viện mô hình linh kiện.

Chương 1 cũng tổng kết ba giai đoạn phát triển của quy trình thiết kế vi mạch tích hợp hữu cơ (từ chế tạo thử nghiệm đơn lẻ, xây dựng mô hình đến thiết kế tự động dựa trên thư viện chuẩn PDK). Từ việc khảo sát đặc tính tần số và biên độ của các tín hiệu điện sinh học y sinh (hình 1.15: tín hiệu ECG, EEG, EMG, EOG đều có dải tần dưới 1 kHz), luận án xác định tính khả thi của việc sử dụng OTFT (tần số cắt $f_c > 10\text{ kHz}$) để thiết kế vi mạch SAR ADC ứng dụng trong y sinh học.

Chương 2: Xây dựng mô hình cho transistor màng mỏng hữu cơ

Chương 2 tập trung giải quyết bài toán mô hình hóa linh kiện OTFT dựa trên dữ liệu thực nghiệm. Cấu trúc linh kiện chế tạo trên đế SOI có lớp điện môi cực cửa $SiO_2$ được phân tích chi tiết. Quá trình mô hình hóa được thực hiện tuần tự qua các bước:

  1. Thu nhận dữ liệu đo đặc tính truyền đạt ($I_{DS} - V_{GS}$) và họ đặc tuyến ra ($I_{DS} - V_{DS}$) từ 48 mẫu p-OTFT và 24 mẫu n-OTFT.
  2. Phân tích định lượng sự ảnh hưởng của các tham số mô hình ($\gamma$, $\alpha$, $m$, $V_{FB}$, $\delta$, $I_{OL}$, $V_{DSL}$, $V_{GSL}$, $\text{SIGMA0}$) lên dạng đường cong đặc tuyến.
  3. Sử dụng công cụ OriginPro và OPDK để tối ưu hóa việc khớp hàm, trích xuất chính xác bộ tham số cho p-OTFT Pentacene ($W/L = 1000/20\ \mu\text{m}$) và n-OTFT Fullerene ($W/L = 1000/20\ \mu\text{m}$).

Kết quả mô hình hóa đạt độ trùng khớp cao với dữ liệu thực nghiệm trên cả hai miền tuyến tính, bão hòa và vùng dưới ngưỡng (subthreshold).

Để chứng minh tính ứng dụng của mô hình, tác giả tiến hành thiết kế và mô phỏng các vi mạch logic kiểu bù cơ bản sử dụng cặp linh kiện p- và n-OTFT vừa xây dựng:

  • Cổng truyền dẫn tín hiệu (Transmission Gate – TG).
  • Cổng đảo (Inverter – INV) với đặc tuyến truyền đạt điện áp (VTC) có độ dốc cao và đối xứng.
  • Cổng NOR 2 đầu vào và cổng NAND 2 đầu vào. Kết quả mô phỏng dạng sóng thời gian xác nhận các cổng logic hoạt động đúng chức năng logic và mức điện áp xác lập.

Chương 3: Nghiên cứu thiết kế mạch SAR ADC hữu cơ

Chương 3 trình bày quy trình thiết kế và mô phỏng bộ vi mạch SAR ADC 6-bit kiểu bù hoàn chỉnh. Kiến trúc vi sai với kỹ thuật chuyển mạch tụ đơn điệu (monotonic capacitor switching DAC) được lựa chọn để giảm số lượng tụ điện và tiết kiệm năng lượng chuyển mạch.

Các khối chức năng chính được thiết kế chi tiết gồm:

  • Khối lấy mẫu bootstrap: Sử dụng các khóa chuyển mạch OTFT có mạch nâng áp cực cửa giúp đảm bảo độ tuyến tính trên toàn dải điện áp vào $100\text{ ms}$.
  • Khối so sánh kiểu động - lật (Dynamic Latch Comparator): Hoạt động theo 2 pha (reset và so sánh), hạn chế dòng tĩnh, có khả năng phân biệt điện áp vi sai nhỏ dưới $10\text{ mV}$ và đáp ứng điều kiện quá điều khiển (overdrive).
  • Mạch D flip-flop (D-FF): Thiết kế theo cấu trúc chủ - tớ (Master-Slave SEDFF) sử dụng các cổng logic kiểu bù.
  • Khối logic điều khiển SAR và thanh ghi dịch: Tạo chuỗi xung điều khiển tuần tự cho mạng tụ DAC.
  • Mạng tụ C-DAC vi sai: Chuyển đổi mã số nội bộ thành điện áp so sánh theo thuật toán xấp xỉ liên tiếp.
  • Khối thanh ghi đầu ra: Đệm và lưu trữ dãy bit kết quả $D_0 - D_5$.

Kết quả mô phỏng toàn mạch SAR ADC 6-bit tại điện áp nguồn $V_{dd} = 10\text{ V}$ và tần số lấy mẫu $f_S = 1\text{ kHz}$:

  • Phổ tín hiệu tái tạo qua biến đổi FFT đạt độ chính xác cao.
  • Khảo sát ảnh hưởng của điện áp nguồn cung cấp ($V_{dd}$ từ $8\text{ V}$ đến $14\text{ V}$), tần số lấy mẫu ($f_S$ từ $100\text{ Hz}$ đến $4\text{ kHz}$) và tần số tín hiệu vào ($f_{in}$).
  • Tại điểm làm việc khuyến nghị ($V_{dd} = 10\text{ V}$, $f_S = 1\text{ kHz}$, $f_{in} = 97,65625\text{ Hz}$), mạch đạt: $\text{ENOB} = 5,64\text{ bit}$, $\text{SFDR} = 42,12\text{ dB}$, $\text{THD} = -39,45\text{ dB}$, công suất tiêu thụ $P = 443,4\ \mu\text{W}$, $\text{FoM} = 8,89\text{ nJ/conv}$.

So sánh với các công bố trước đây về ADC hữu cơ, thiết kế đạt tần số lấy mẫu cao hơn 4 lần và hệ số FoM thấp hơn 8,7 lần so với công trình tốt nhất tương đương.

Chương 4: Đề xuất giải pháp giảm thiểu công suất cho SAR ADC hữu cơ

Chương 4 nghiên cứu chuyên sâu hai giải pháp kỹ thuật nhằm hạ thấp công suất tiêu tán của bộ SAR ADC hữu cơ:

1. Đề xuất cấu trúc D flip-flop kích hoạt hai sườn xung dạng lai (H-DEDFF)

Thống kê công suất tiêu thụ của các khối trong SAR ADC ở Chương 3 chỉ ra rằng khối mạch D-FF chiếm tới gần 37% tổng công suất toàn mạch. Tác giả khảo sát 5 cấu trúc D-FF kích hoạt hai sườn xung nhịp (Double-Edge Triggered D-FF – DEDFF):

  • Cấu trúc (1): DEDFF cơ bản với TG và cổng logic.
  • Cấu trúc (2): Khóa điện tử toàn n-OTFT.
  • Cấu trúc (3): Khóa điện tử toàn p-OTFT.
  • Cấu trúc (4): Khóa điện tử n-OTFT kết hợp bộ ghép kênh MUX dạng TG.
  • Cấu trúc (5): Khóa điện tử p-OTFT kết hợp bộ ghép kênh MUX dạng TG.

Trên cơ sở đó, tác giả đề xuất cấu trúc lai H-DEDFF (Hybrid DEDFF) tối ưu hóa kích thước kênh dẫn và số lượng linh kiện. Việc sử dụng H-DEDFF cho phép giảm tần số xung nhịp đồng hồ đi một nửa trong khi vẫn giữ nguyên tốc độ xử lý dữ liệu. Kết quả mô phỏng SAR ADC tích hợp khối H-DEDFF cho thấy tổng công suất tiêu thụ giảm từ $443,4\ \mu\text{W}$ xuống $312,6\ \mu\text{W}$, tương đương mức tiết kiệm hơn 27% công suất trong cùng điều kiện hoạt động.

2. Đề xuất sử dụng linh kiện OTFT điện áp làm việc thấp

Để hạ thấp điện áp nguồn cung cấp $V_{dd}$, tác giả nghiên cứu giải pháp thay thế lớp điện môi $SiO_2$ bằng chất điện môi polymer Poly(Vinyl Cinnamate) (PVC) có hằng số điện môi cao hơn trên đế dẻo. Quá trình chế tạo p-OTFT Pentacene/PVC trên đế plastic và trích xuất tham số mô hình đã được thực hiện thành công, cho thấy linh kiện có khả năng hoạt động ở điện áp thấp hơn $10\text{ V}$.

Kết quả và những đóng góp mới

Những đóng góp mới về mặt lý luận và khoa học

  1. Xây dựng hoàn chỉnh phương pháp mô hình hóa và xác định bộ tham số SPICE cho cả hai loại linh kiện p-OTFT (Pentacene) và n-OTFT (Fullerene) trên đế SOI dựa trên việc khớp đồng thời cả đặc tuyến truyền đạt và họ đặc tuyến ra, bao gồm cả vùng dẫn dưới ngưỡng.
  2. Thiết lập bộ tham số mô hình cho p-OTFT Pentacene sử dụng điện môi polymer PVC trên đế dẻo phục vụ hướng phát triển mạch điện tử dẻo điện áp thấp.
  3. Bổ sung các mô hình linh kiện hữu cơ được kiểm chứng vào thư viện công cụ thiết kế vi mạch OPDK, tạo cơ sở cho việc mô phỏng chính xác các mạch tích hợp kiểu bù phức tạp.

Những đóng góp mới về mặt thực tiễn và kỹ thuật

  1. Thiết kế và kiểm chứng thành công bộ vi mạch SAR ADC 6-bit kiểu bù hoàn chỉnh bằng vật liệu hữu cơ. Thiết kế đạt tần số lấy mẫu $f_S = 1\text{ kHz}$ (cao gấp 4 lần so với các SAR ADC hữu cơ toàn phần trước đó) và hệ số năng lượng $\text{FoM} = 8,89\text{ nJ/conv}$ (thấp hơn 8,7 lần so với nghiên cứu tốt nhất cùng thời điểm).
  2. Đề xuất cấu trúc D flip-flop kích hoạt hai sườn xung dạng lai (H-DEDFF) cho vi mạch hữu cơ, giúp giảm hơn 27% công suất tiêu thụ của toàn bộ SAR ADC.
  3. Chứng minh khả năng ứng dụng thực tế của vi mạch SAR ADC hữu cơ trong việc số hóa các tín hiệu điện sinh học y tế (ECG, EEG, EMG, EOG) với các tham số kỹ thuật phù hợp.
Thông số Abdinia (2013) Marien (2013) Xiong (2011) Luận án (Mạch gốc) Luận án (Mạch tối ưu H-DEDFF)
Công nghệ Toàn p-OTFT In mạch (P) Toàn p-OTFT + FPGA Bù (P và N) trên SOI Bù (P và N) trên SOI
Điện áp nguồn $V_{dd}$ (V) 20 40 15 10 10
Độ phân giải danh định (bit) 6 6 6 6 6
ENOB (bit) 6,00 2,96 4,10 5,64 5,64
Tần số lấy mẫu $f_S$ (Hz) 40 4,17 500 1000 1000
Công suất tiêu thụ $P$ ($\mu$W) 480 540 1500 443,4 312,6
FoM (nJ/conv) 187,50 16642,30 116,22 8,89 6,27

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của luận án

  • Do điều kiện công nghệ chế tạo bán dẫn hữu cơ loại N còn phức tạp và kém ổn định, tác giả mới chỉ hoàn thành chế tạo và mô hình hóa p-OTFT với lớp điện môi PVC trên đế dẻo, chưa hoàn thiện được n-OTFT tương ứng trên đế dẻo để hiện thực hóa toàn bộ mạch SAR ADC điện áp thấp kiểu bù trên nền dẻo.
  • Nghiên cứu vi mạch SAR ADC dừng lại ở mức độ thiết kế nguyên lý và mô phỏng trên phần mềm chuyên dụng (schematic-level simulation qua OPDK), chưa tiến hành thiết kế mặt nạ vi mạ (layout) và chế tạo vi mạch vật lý hoàn chỉnh để đo kiểm thực tế sau đóng gói.
  • Độ linh động của các hạt dẫn trong vật liệu bán dẫn hữu cơ thực nghiệm còn thấp khiến dải tần số hoạt động của mạch chưa thể mở rộng lên các ứng dụng dải rộng hơn.

Hướng nghiên cứu tiếp theo

  • Hoàn thiện công nghệ chế tạo và xây dựng mô hình cho n-OTFT sử dụng lớp điện môi PVC trên đế dẻo nhằm xây dựng bộ thư viện PDK hoàn chỉnh cho công nghệ điện tử hữu cơ dẻo điện áp thấp.
  • Tiến hành thiết kế layout, đóng gói vi mạch và thực hiện đo đạc thực nghiệm trên chip vật lý để kiểm chứng kết quả mô phỏng.
  • Nghiên cứu ứng dụng các vật liệu hữu cơ mới có độ linh động cao hoặc vật liệu lai (hybrid) nhằm nâng cao hơn nữa tần số lấy mẫu của bộ chuyển đổi ADC.

Giá trị tham khảo

Luận án là tài liệu tham khảo cho các nhóm đối tượng:

  1. Nghiên cứu sinh, học viên cao học và giảng viên chuyên ngành Kỹ thuật Điện tử, Vi điện tử: Cung cấp phương pháp luận chi tiết về quy trình mô hình hóa linh kiện phi tiêu chuẩn từ số liệu thực nghiệm và phương pháp tích hợp mô hình vào các công cụ EDA tiêu chuẩn (HSPICE, Cadence, OPDK).
  2. Kỹ sư thiết kế vi mạch công suất thấp và cảm biến y sinh: Tham khảo kiến trúc SAR ADC vi sai kiểu chuyển mạch tụ đơn điệu và cấu trúc D-FF kích hoạt hai sườn xung lai (H-DEDFF) để áp dụng vào các hệ thống thu nhận tín hiệu y sinh học dải tần thấp.
  3. Các nhà nghiên cứu vật liệu và linh kiện điện tử hữu cơ: Sử dụng bộ tham số mô hình SPICE cho p-OTFT Pentacene và n-OTFT Fullerene (được trình bày chi tiết trong các Phụ lục 2 và 3 của luận án) phục vụ các tính toán và thiết kế mạch tiếp theo.

Câu hỏi thường gặp

1. Tại sao luận án lựa chọn cấu trúc SAR ADC thay vì Flash hay Sigma-Delta ADC cho vi mạch hữu cơ?

Căn cứ vào kết quả khảo sát các loại ADC, SAR ADC có cấu trúc mạch đơn giản (chỉ cần một bộ so sánh đơn, mạng tụ chuyển mạch và khối logic điều khiển), tiêu thụ công suất tĩnh rất nhỏ và đạt hệ số năng lượng FoM tối ưu ở dải tần số thấp. Đối với linh kiện bán dẫn hữu cơ có độ linh động thấp và độ phức tạp chế tạo cao, cấu trúc đơn giản của SAR ADC giúp giảm thiểu số lượng transistor cần tích hợp trên chip, tăng tỷ lệ chế tạo thành công và tiết kiệm năng lượng vượt trội so với Flash ADC (tốn diện tích, công suất lớn) và Sigma-Delta ADC (mạch điều chế và xử lý số quá phức tạp).

2. Sự khác biệt cốt lõi trong phương pháp mô hình hóa OTFT của luận án so với các nghiên cứu trước đây là gì?

Phần lớn các nghiên cứu trước đây chỉ mô hình hóa trên một loại đặc tuyến (truyền đạt hoặc ra), chỉ thực hiện cho p-OTFT hoặc dùng thuần túy công cụ toán học mà không đưa vào được phần mềm thiết kế mạch. Luận án kết hợp đồng thời công cụ toán học (OriginPro) và công cụ thiết kế vi mạch (OPDK), trích xuất bộ tham số khớp chính xác trên cả đặc tuyến truyền đạt và họ đặc tuyến ra cho cả hai loại linh kiện p-OTFT (Pentacene) và n-OTFT (Fullerene), đồng thời mô tả chính xác dải dòng rò dưới ngưỡng.

3. Cấu trúc H-DEDFF giúp giảm công suất của bộ SAR ADC như thế nào?

Khối D flip-flop chiếm tới gần 37% tổng công suất tiêu tán của toàn bộ SAR ADC. Cấu trúc H-DEDFF được thiết kế để kích hoạt việc chuyển trạng thái ở cả hai sườn (lên và xuống) của xung nhịp đồng hồ thay vì chỉ một sườn như SEDFF truyền thống. Nhờ đó, mạch cho phép giảm tần số xung nhịp đồng hồ cấp vào mạch đi 50% mà vẫn duy trì cùng tốc độ xử lý dữ liệu, làm giảm năng lượng tiêu tán trên mạng phân phối xung nhịp và giúp tiết kiệm hơn 27% tổng công suất của vi mạch SAR ADC.

4. Dữ liệu thực nghiệm của các linh kiện OTFT trong luận án được thu thập từ đâu và gồm những mẫu nào?

Dữ liệu thực nghiệm được đo đạc từ các linh kiện chế tạo tại Phòng thí nghiệm Murata, Viện Khoa học và Công nghệ Tiên tiến Nhật Bản (JAIST). Tập dữ liệu bao gồm 48 mẫu p-OTFT sử dụng chất bán dẫn Pentacene và 24 mẫu n-OTFT sử dụng chất bán dẫn Fullerene chế tạo trên đế SOI với lớp cách điện cực cửa $SiO_2$, cùng các mẫu p-OTFT Pentacene sử dụng điện môi polymer PVC trên đế dẻo.

Kết luận

Luận án của tác giả Phạm Thanh Huyền đã giải quyết trọn vẹn bài toán từ mô hình hóa linh kiện thực nghiệm đến thiết kế hệ thống vi mạch SAR ADC 6-bit công suất thấp sử dụng công nghệ bán dẫn hữu cơ kiểu bù. Thông qua việc tích hợp bộ tham số p-OTFT và n-OTFT vào công cụ OPDK và đề xuất các giải pháp kỹ thuật như cấu trúc H-DEDFF và vật liệu điện môi PVC, công trình đã nâng cao hiệu suất sử dụng năng lượng và tần số lấy mẫu của ADC hữu cơ. Các kết quả nghiên cứu mở ra triển vọng ứng dụng vi mạch hữu cơ trong các hệ thống thu nhận và xử lý tín hiệu điện sinh học y tế.