Tổng quan về luận án

Sự bùng nổ của cuộc Cách mạng Công nghiệp 4.0 với các trụ cột như Internet vạn vật (IoT), hệ thống điều khiển - vật lý (Cyber-Physical Systems - CPS) và thiết bị y sinh đeo bám (wearable biomedical devices) đã tạo ra nhu cầu cấp thiết về các bộ xử lý tín hiệu thông minh, tiêu thụ năng lượng siêu thấp và có khả năng tương thích cơ học cao. Trong cấu trúc phần cứng của các hệ thống này, bộ chuyển đổi tương tự sang số (Analog-to-Digital Converter - ADC) đóng vai trò then chốt như một cầu nối thiết yếu giữa thế giới tín hiệu vật lý liên tục (âm thanh, ánh sáng, điện sinh học) và môi trường xử lý số rời rạc. Song song với giới hạn vật lý và chi phí gia công quang khắc ngày càng tiệm cận ngưỡng hạn chế của công nghệ bán dẫn silicon vô cơ kinh điển, lĩnh vực điện tử hữu cơ (Organic Electronics) nổi lên như một hướng đi đột phá nhờ sở hữu các đặc tính ưu việt: mỏng, nhẹ, mềm dẻo, khả năng tương thích sinh học cao, nhiệt độ gia công thấp và tiềm năng chế tạo bằng kỹ thuật in mạch diện tích lớn với chi phí tối ưu.

Tuy nhiên, rào cản kỹ thuật lớn nhất cản trở việc hiện thực hóa các mạch tích hợp hữu cơ (Organic Integrated Circuits - Organic IC) phức tạp chính là khoảng trống nghiên cứu nghiêm trọng về mô hình hóa linh kiện và cấu trúc mạch tiết kiệm năng lượng. Luận án tiến sĩ kỹ thuật điện tử của tác giả Phạm Thanh Huyền với tiêu đề "Nghiên cứu thiết kế bộ ADC kiểu thanh ghi xấp xỉ liên tiếp công suất thấp sử dụng vật liệu điện tử hữu cơ" (Trường Đại học Bách khoa Hà Nội, 2017) đã giải quyết trọn vẹn rào cản này. Nghiên cứu tập trung vào việc mô hình hóa chuẩn xác transistor màng mỏng hữu cơ (Organic Thin-Film Transistor - OTFT) trên cơ sở thực nghiệm và thiết kế hoàn chỉnh bộ ADC kiểu thanh ghi xấp xỉ liên tiếp (Successive Approximation Register ADC - SAR ADC) cấu trúc bù công suất thấp, định hướng ứng dụng trực tiếp trong thu nhận tín hiệu điện sinh học.

+-----------------------------------------------------------------------------------+
|               KHUNG NGHIÊN CỨU TỔNG THỂ CỦA LUẬN ÁN TIẾN SĨ                        |
+-----------------------------------------------------------------------------------+
|  [Thực nghiệm JAIST]    -->  [Mô hình hóa OPDK]    -->  [Tổng hợp SAR ADC 6-bit]  |
|  - 48 mẫu p-OTFT Pentacene   - Trích xuất tham số        - Bootstrap S/H          |
|  - 24 mẫu n-OTFT Fullerene     (OriginPro & Spice)       - Dynamic-Latch Comp     |
|  - p-OTFT Gate PVC dẻo       - Tích hợp OPDK Library     - C-DAC & SAR Logic      |
+-----------------------------------------------------------------------------------+
                                        |
                                        v
+-----------------------------------------------------------------------------------+
|               TỐI ƯU HÓA ĐỘT PHÁ CÔNG SUẤT VÀ NĂNG LƯỢNG                           |
+-----------------------------------------------------------------------------------+
|  - Kiến trúc lai H-DEDFF: Giảm >27% công suất (443,4 µW xuống 312,6 µW)           |
|  - Tần số lấy mẫu fS cao gấp 4 lần & Hệ số FoM thấp hơn 8,7 lần chuẩn quốc tế     |
|  - Tương thích băng thông điện sinh học: ECG, EEG, EMG, EOG (<1 kHz)              |
+-----------------------------------------------------------------------------------+

Các câu hỏi nghiên cứu và giả thuyết khoa học

Luận án thiết lập hệ thống 4 câu hỏi nghiên cứu (Research Questions - RQ) và 4 giả thuyết khoa học tương ứng (Hypotheses - H):

  • RQ1: Làm thế nào để xây dựng một mô hình compact chính xác cho cả hai loại linh kiện p-OTFT (Pentacene) và n-OTFT (Fullerene) trên cùng nền tảng công nghệ nhằm tích hợp vào bộ công cụ thiết kế mạch chuẩn (OPDK)?
    • H1: Việc trích xuất đồng thời các tham số phi tuyến từ cả hai đường đặc tuyến truyền đạt ($I_{DS}-V_{GS}$) và đặc tuyến đầu ra ($I_{DS}-V_{DS}$) thực nghiệm sẽ phản ánh trung thực vùng dưới ngưỡng, vùng bão hòa và dòng rò của linh kiện OTFT.
  • RQ2: Cấu trúc ADC nào là tối ưu nhất về mặt năng lượng và độ phức tạp khi triển khai trên nền linh kiện điện tử hữu cơ có độ linh động hạt dẫn thấp?
    • H2: Kiến trúc SAR ADC kiểu bù (Complementary SAR ADC) sẽ đạt hiệu suất năng lượng (Figure of Merit - FoM) vượt trội so với các kiến trúc Flash, Sigma-Delta hay Pipelined trong dải tần số thấp.
  • RQ3: Làm cách nào để triệt giảm mức tiêu tán năng lượng của khối SAR Logic và hệ thống thanh ghi vốn chiếm tỷ trọng công suất lớn trong mạch SAR ADC hữu cơ?
    • H3: Việc thay thế D Flip-Flop kích hoạt một sườn (SEDFF) bằng cấu trúc D Flip-Flop kích hoạt hai sườn xung nhịp dạng lai (Hybrid Double-Edge Triggered D-FF - H-DEDFF) sẽ giảm tần số xung nhịp làm việc xuống một nửa, qua đó tiết kiệm đáng kể công suất chuyển mạch toàn mạch.
  • RQ4: Khả năng hạ thấp điện áp hoạt động của mạch SAR ADC hữu cơ thông qua biến tính lớp điện môi cực cửa của OTFT có khả thi trên đế dẻo không?
    • H4: Ứng dụng lớp điện môi cực cửa Poly(Vinyl Cinnamate) (PVC) trên đế dẻo sẽ cho phép p-OTFT hoạt động ở dải điện áp thấp dưới 10 V, mở đường cho các hệ thống vi mạch dán trên da.

Phạm vi và ý nghĩa nghiên cứu

Nghiên cứu được triển khai dựa trên tập dữ liệu thực nghiệm gồm 48 mẫu linh kiện p-OTFT và 24 mẫu n-OTFT chế tạo theo công nghệ Silicon-On-Insulator (SOI) tại Phòng thí nghiệm Murata thuộc Viện Khoa học và Công nghệ Tiên tiến Nhật Bản (JAIST), kết hợp với quy trình chế tạo linh kiện p-OTFT màng mỏng điện môi PVC trên đế polymer dẻo. Kết quả mô phỏng và tối ưu hóa hệ thống chứng minh mạch SAR ADC 6-bit đạt tần số lấy mẫu cao gấp 4 lần và hệ số năng lượng cho một bước chuyển đổi (FoM) thấp hơn 8,7 lần so với các công bố quốc tế tiêu biểu trong cùng giai đoạn.

Literature Review và Positioning

Tổng quan các nhánh nghiên cứu chính

Tổng quan y văn quốc tế giai đoạn 1997–2016 về các bộ chuyển đổi dữ liệu và điện tử hữu cơ cho thấy sự phân hóa rõ nét giữa hai trào lưu:

  1. Khảo sát hiệu năng kiến trúc ADC vô cơ: Nghiên cứu kinh điển của Boris Murmann (2016) cùng các tài liệu nền tảng của Maloberti (2007) và Pelgrom (2010) đã hệ thống hóa 4 kiến trúc ADC cốt lõi:

    • Flash ADC: Đạt tốc độ chuyển đổi cực đại (MHz đến GHz) nhưng tiêu tốn công suất lớn và độ phức tạp phần cứng bùng nổ theo hàm mũ ($2^N - 1$ bộ so sánh), giới hạn độ phân giải hiệu dụng (ENOB) trong khoảng 3–6 bit.
    • Sigma-Delta ($\Sigma\Delta$) ADC: Đạt độ chính xác rất cao (ENOB > 14 bit) nhờ kỹ thuật định hình nhiễu (noise shaping) và quá lấy mẫu (oversampling), song mạch điều chế và bộ lọc số tiêu hao năng lượng lớn.
    • Pipelined ADC: Cân bằng giữa tốc độ và độ phân giải nhưng cấu trúc phân tầng đòi hỏi các mạch khuếch đại thuật toán (Op-Amp) tuyến tính cao, khó tương thích với linh kiện hữu cơ.
    • SAR ADC: Tối ưu nhất về mặt tiêu thụ năng lượng ở dải tốc độ trung bình - thấp nhờ nguyên lý tìm kiếm nhị phân phân bố theo thời gian, cho phép tối thiểu hóa số lượng khối tương tự tích cực.

  2. Mô hình hóa Transistor màng mỏng hữu cơ (OTFT): Các nghiên cứu của Marinov và cộng sự (2009), Chen và cộng sự (2010), Torricelli và cộng sự (2011, 2015), Ling Li và cộng sự (2014), cùng Kumar và cộng sự (2014) đã nỗ lực phát triển mô hình cho OTFT dựa trên các nền tảng a-Si TFT hoặc MOSFET chỉnh biên. Tuy nhiên, phần lớn các tác giả chỉ dừng lại ở việc khớp hàm toán học cho riêng loại p-OTFT hoặc chỉ dựa trên đặc tuyến truyền đạt mà bỏ qua họ đặc tuyến ra, dẫn đến sai số mô phỏng vượt mức 7–10% và thiếu khả năng nhúng vào các bộ công cụ thiết kế vi mạch (PDK) tiêu chuẩn.

+---------------------------------------------------------------------------------------------------------+
|                  MA TRẬN ĐỐI SÁNH HIỆN TRẠNG CÁC CÔNG BỐ ADC HỮU CƠ QUỐC TẾ                             |
+---------------------+-------------+----------------+-----------+----------+-----------+-----------------+
| Nghiên cứu & Tác giả| Năm & Nguồn | Công nghệ      | Kiến trúc | Vdd (V)  | ENOB (bit)| FoM (nJ/conv)   |
+---------------------+-------------+----------------+-----------+----------+-----------+-----------------+
| Xiong và cs. [118]  | 2011 (JSSC) | Chỉ loại P     | Sigma-Del | 15       | 4,10      | 116,22          |
| Marien và cs. [66]  | 2013 (ISSCC)| In mạch (P)    | R-2R SAR  | 40       | 2,96      | 16.642,30       |
| Abdinia và cs. [2]  | 2013 (ISSCC)| Chỉ loại P     | SAR       | 20       | 6,00      | 187,50          |
| Nakayama và cs. [71]| 2010 (ISSCC)| Cả P và N      | C-2C SAR  | 3        | 6,00 (lý thuyết) | Chưa xác định|
| Raiteri và cs. [82] | 2016 (OrgEl)| Cả P và N      | Flash-VCO | 20       | 2,00      | Chưa công bố    |
| Luận án này (Huyền) | 2017 (HUST) | Cả P và N (SOI)| C-DAC SAR | 10       | 5,82      | Tối ưu vượt bậc |
+---------------------+-------------+----------------+-----------+----------+-----------+-----------------+

Các tranh luận học thuật và định vị khoảng trống nghiên cứu

Trong cộng đồng thiết kế mạch hữu cơ tồn tại hai quan điểm đối lập:

  • Trường phái thiết kế đơn cực (Unipolar p-OTFT): Đại diện bởi Marien (2013) và Abdinia (2013), chủ trương chỉ dùng p-OTFT do độ linh động lỗ trống ($\mu_p \approx 0,1 - 1\text{ cm}^2/\text{V}\cdot\text{s}$) và độ bền hóa học của pentacene vượt trội so với chất bán dẫn loại n. Tuy nhiên, thiết kế đơn cực buộc phải dùng tải điện trở hoặc transistor phân cực suy biến, làm tăng dòng tĩnh và công suất tiêu tán tĩnh ($P_{static}$).
  • Trường phái thiết kế bù (Complementary Logic): Đại diện bởi Nakayama (2010) và Raiteri (2016), khẳng định cấu trúc bù tương tự CMOS là con đường duy nhất để triệt tiêu dòng tĩnh và tối ưu hóa diện tích. Điểm nghẽn là việc chế tạo và mô hình hóa n-OTFT (Fullerene $C_{60}$) gặp thách thức lớn do bẫy điện tử sâu và độ bất đối xứng tham số.

Định vị khoảng trống: Luận án định vị chính xác khoảng trống học thuật: Thiếu vắng một quy trình toàn diện từ việc xây dựng mô hình compact chuẩn xác cho cả cặp p-OTFT và n-OTFT thực nghiệm trên nền OPDK đến việc tổng hợp thành công một bộ SAR ADC 6-bit kiểu bù có khả năng cắt giảm công suất tĩnh và động vượt bậc.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án đã mở rộng lý thuyết dịch chuyển điện tích trong chất bán dẫn hữu cơ vô định hình và đa tinh thể (Disordered Organic Semiconductors) bằng cách tích hợp mô hình dẫn định luật lũy thừa (Power-Law Mobility Model) vào cấu trúc compact SPICE:

$$\mu_{FET} = \mu_0 \left(\frac{V_{GS} - V_{th}}{V_{aa}}\right)^\gamma$$

Trong đó $\mu_0$ là độ linh động vùng dải dẫn, $V_{aa}$ là điện áp đặc trưng điều khiển độ linh động, và $\gamma$ là hệ số lũy thừa phản ánh mật độ trạng thái bẫy năng lượng phân bố dạng hàm mũ (Exponential Density of States - DOS).

+-----------------------------------------------------------------------------------+
|               MÔ HÌNH PHÂN TÍCH TỔNG HỢP MẠCH SAR ADC HỮU CƠ                      |
+-----------------------------------------------------------------------------------+
|                                                                                   |
|   +--------------------------+             +----------------------------------+   |
|   |  Lý thuyết Bán dẫn Hữu cơ|             |   Lý thuyết Chuyển mạch Số Bù    |   |
|   |  - Dẫn hạt phi tuyến     |             |   - Mạng Pull-Up / Pull-Down     |   |
|   |  - Bẫy sâu Fermi (V0)    |             |   - Cắt giảm dòng rò tĩnh        |   |
|   |  - Hiệu ứng biến điệu    |             |   - Đối xứng động học logic      |   |
|   +-------------+------------+             +-----------------+----------------+   |
|                 |                                            |                    |
|                 +--------------------+-----------------------+                    |
|                                      |                                            |
|                                      v                                            |
|                  +---------------------------------------+                        |
|                  | Khung Thiết kế SAR ADC Năng lượng Thấp|                        |
|                  | - Lấy mẫu Bootstrap vi sai            |                        |
|                  | - Mạch so sánh Dynamic-Latch          |                        |
|                  | - Kiến trúc SAR Logic H-DEDFF         |                        |
|                  | - Mạng C-DAC tái phân bố điện tích    |                        |
|                  +---------------------------------------+                        |
+-----------------------------------------------------------------------------------+

Hệ thống mệnh đề lý thuyết cốt lõi được xây dựng gồm:

  • Mệnh đề P1: Dòng cực máng - nguồn $I_{DS}$ trong OTFT chịu sự chi phối đồng thời của hiện tượng biến điệu chiều dài kênh dẫn ($\lambda$), điện trở tiếp xúc Schottky tại cực nguồn/máng, và sự trôi dịch điện áp bù phẳng ($V_{FB}$).
  • Mệnh đề P2: Cấu trúc logic kiểu bù kết hợp giữa p-OTFT Pentacene và n-OTFT Fullerene cho phép giảm dòng rò tĩnh của cổng logic xuống dưới ngưỡng pico-ampe khi điện áp phân cực ở trạng thái ổn định.
  • Mệnh đề P3: Việc điều khiển thanh ghi SAR bằng cả hai sườn xung nhịp (Dual-Edge Triggering) cho phép duy trì tốc độ lấy mẫu $f_S$ tương đương trong khi giảm một nửa tần số xung nhịp vật lý ($f_{clk} = f_S \cdot (N+1) / 2$), làm giảm tổn hao công suất động ($P_{dynamic} = \alpha C V_{DD}^2 f_{clk}$) hơn 25%.

Khung phân tích độc đáo

Khung phân tích của luận án tích hợp liên ngành 3 nền tảng lý thuyết:

  1. Lý thuyết vật lý chất rắn và linh kiện màng mỏng hữu cơ (Organic Solid-State Device Physics).
  2. Lý thuyết thiết kế vi mạch tích hợp tương tự - số CMOS (Complementary Mixed-Signal IC Design).
  3. Lý thuyết xử lý tín hiệu và chuyển đổi dữ liệu Nyquist (Nyquist Data Conversion Theory).

Điều kiện biên (Boundary Conditions) được xác định rõ: Nhiệt độ danh định phòng $T_{NOM} = 300\text{ K}$, tần số tín hiệu tương tự $f_{in} \le 1\text{ kHz}$ phù hợp với phổ tín hiệu điện sinh học người, và điện áp nguồn $V_{DD}$ biến thiên trong phạm vi kiểm soát từ 6 V đến 14 V (danh định 10 V đối với đế SOI và dưới 10 V đối với đế PVC).

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Nghiên cứu tuân thủ chặt chẽ thế giới quan thực chứng (Positivism) kết hợp giữa quy trình thực nghiệm vật lý chính xác và mô phỏng số hóa chuyên sâu trên phần mềm tiêu chuẩn công nghiệp:

[Chế tạo OTFT tại JAIST] 
        |
        v
[Đo kiểm đặc tính I-V (Keithley 4200-SCS)] 
        |
        v
[Trích xuất tham số trên OriginPro] 
        |
        v
[Xây dựng Thư viện Model OPDK (Level-61/RPI Mod)] 
        |
        v
[Mô phỏng & Thiết kế Schematics (Cadence/Spice)] 
        |
        v
[Đánh giá Benchmark & Tối ưu hóa Kiến trúc]

Quy trình nghiên cứu thực nghiệm và mô hình hóa

  • Mẫu thực nghiệm: 48 transistor p-OTFT sử dụng bán dẫn hữu cơ Pentacene và 24 transistor n-OTFT sử dụng Fullerene ($C_{60}$) được chế tạo trên phiến Si có lớp cách điện oxit dày (công nghệ SOI). Lớp điện cực Vàng/Crom (Au/Cr) được bay bốc chân không định hình cực máng/nguồn với cấu trúc đáy tiếp xúc đáy (Bottom-Gate Bottom-Contact - BGBC) và đỉnh tiếp xúc đáy (Bottom-Gate Top-Contact - BGTC). Kích thước hình học chuẩn hóa với chiều dài kênh $L = 10 - 20\text{ }\mu\text{m}$ và độ rộng kênh $W = 500 - 1000\text{ }\mu\text{m}$.
  • Quy trình đo đạc: Hệ thống đo tự động sử dụng máy phân tích tham số bán dẫn tích hợp đầu đo vi kim (Cascade Microtech Probe Station) trong môi trường phòng sạch có kiểm soát độ ẩm và chống oxy hóa.
  • Trích xuất tham số đa biến: Sử dụng thuật toán tối ưu hóa phi tuyến Levenberg-Marquardt trên OriginPro để khớp đồng thời 11 tham số vật lý cốt lõi: $\alpha$ (tham số bão hòa), $\delta$ (độ rộng vùng chuyển tiếp), $m$ (điểm uốn), $V_{FB}$ (điện áp bù phẳng), $\gamma$ (luật lũy thừa), $V_{TO}$ (ngưỡng phân cực 0), $\lambda$ (biến điệu chiều dài kênh), $I_{OL}$ (dòng rò không phân cực), $V_{DSL}, V_{GSL}$ (tham số điện áp rò cực máng/gốc) và $\sigma_0$.
  • Độ tin cậy và kiểm chứng: Mô hình SPICE sau trích xuất được tích hợp thành công vào bộ thư viện OPDK (Organic Process Design Kit do Đại học Minnesota phát triển). Độ sai lệch giữa mô phỏng và thực nghiệm trên toàn dải làm việc được duy trì dưới mức 5%, loại trừ được các vùng kỳ dị ở dải điện áp thấp vốn xuất hiện trong các nghiên cứu của Chen (2010) và Torricelli (2015).
+---------------------------------------------------------------------------------------+
|        BỘ THAM SỐ TRÍCH XUẤT ĐẶC TRƯNG CHO P-OTFT VÀ N-OTFT TRÊN ĐẾ SOI               |
+-------------------+-----------------+--------------------+----------------------------+
| Tham số mô hình   | p-OTFT Pentacene| n-OTFT Fullerene   | Ý nghĩa vật lý             |
+-------------------+-----------------+--------------------+----------------------------+
| W / L             | 1000 µm / 20 µm | 1000 µm / 20 µm    | Tỷ lệ kích thước kênh dẫn  |
| tox               | 100 nm (SiO2)   | 100 nm (SiO2)      | Độ dày lớp điện môi cửa    |
| VTO               | -1,25 V         | +2,10 V            | Điện áp ngưỡng danh định   |
| VFB               | -0,45 V         | +0,80 V            | Điện áp bù phẳng           |
| γ (Gamma)         | 0,18            | 0,26               | Hệ số linh động lũy thừa   |
| α (Alpha)         | 1,42            | 1,15               | Hệ số điều chế bão hòa     |
| m                 | 2,35            | 2,10               | Tham số uốn góc đặc tuyến  |
| IOL               | 1,2 × 10^-12 A  | 4,5 × 10^-12 A     | Dòng rò cực tiểu           |
+-------------------+-----------------+--------------------+----------------------------+

Thiết kế hệ thống vi mạch SAR ADC 6-bit

Cấu trúc SAR ADC hoàn chỉnh được phân rã thành 5 khối chức năng chính:

  1. Khối lấy mẫu và giữ (Bootstrap S/H Switch): Sử dụng khóa truyền dẫn TG kết hợp mạch bootstrap nâng áp để triệt tiêu sự phụ thuộc của điện trở dẫn $R_{on}$ vào biên độ tín hiệu vào, nâng cao độ tuyến tính.
  2. Khối so sánh động - lật (Dynamic-Latch Comparator): Cấu trúc tiền khuếch đại vi sai kết hợp tầng chốt tái sinh (Regenerative Latch) điều khiển bằng xung nhịp clk, triệt tiêu dòng tiêu tán DC và loại bỏ hiện tượng trôi điểm làm việc tĩnh.
  3. Mạng chuyển mạch tụ điện (Capacitive DAC - C-DAC): Mạng tụ nhị phân 6-bit tái phân bố điện tích, hoạt động theo thuật toán chuyển mạch đơn điệu (Monotonic Switching Algorithm) nhằm giảm thiểu 50% số lượng khóa chuyển mạch và giảm tổn hao năng lượng nạp xả tụ.
  4. Khối điều khiển SAR Logic & Thanh ghi: Ứng dụng cấu trúc thanh ghi dịch vòng và thanh ghi dữ liệu xấp xỉ liên tiếp.
  5. Khối đệm đầu ra (Output Register): Lưu trữ giá trị $D_0 - D_5$ song song, đồng bộ hóa dữ liệu trước khi đưa ra tải ngoài.

Phát hiện đột phá và implications

Những phát hiện then chốt

  1. Khắc phục triệt để sự bất đối xứng linh kiện p-n hữu cơ: Dữ liệu thực nghiệm xác nhận p-OTFT Pentacene đạt dòng bão hòa $I_{DS} \approx 25\text{ }\mu\text{A}$ tại $|V_{GS}| = |V_{DS}| = 40\text{ V}$, trong khi n-OTFT Fullerene đạt dòng bão hòa $I_{DS} \approx 12,5\text{ }\mu\text{A}$. Bằng cách thiết kế tỷ lệ kích thước hình học bù trừ $(W/L)_n = 2 \cdot (W/L)p$, các cổng logic cơ bản (Inverter, NAND, NOR, Transmission Gate) đạt đặc tuyến truyền đạt điện áp (VTC) đối xứng hoàn hảo với hệ số biên độ chống nhiễu (Noise Margin) đạt xấp xỉ 45% điện áp nguồn cung cấp $V{DD}$.

  2. Cắt giảm 27,2% công suất tiêu thụ nhờ cấu trúc lai H-DEDFF: Phân tích tổn hao công suất toàn mạch chỉ ra rằng: khối D Flip-Flop trong hệ thống thanh ghi SAR chiếm tới xấp xỉ 37% tổng công suất tiêu tán của ADC. Luận án đã đề xuất và kiểm chứng cấu trúc D-FF kích hoạt hai sườn xung nhịp dạng lai (H-DEDFF), phối hợp giữa cổng truyền dẫn TG và các khóa logic tối ưu. Kết quả thực nghiệm mô phỏng khẳng định:

    "Mạch SAR ADC sử dụng H-DEDFF đã giảm công suất tiêu thụ từ 443,4 µW xuống còn 312,6 µW, tương đương với việc tiết kiệm được hơn 27% công suất tiêu thụ trong cùng điều kiện mô phỏng."

+-----------------------------------------------------------------------------------+
|     CƠ CẤU PHÂN BỔ CÔNG SUẤT TIÊU THỤ TRONG MẠCH SAR ADC 6-BIT HỮU CƠ             |
+------------------------------------+-----------------------+----------------------+
| Khối chức năng                     | D-FF chuẩn (SEDFF)    | Đề xuất (H-DEDFF)    |
+------------------------------------+-----------------------+----------------------+
| Mạch so sánh (Comparator)          | 168,2 µW (37,9%)      | 168,2 µW (53,8%)     |
| Khối SAR Logic & Thanh ghi D-FF    | 163,8 µW (36,9%)      | 33,0 µW (10,6%)      |
| Mạng nạp xả tụ C-DAC               | 82,5 µW (18,6%)       | 82,5 µW (26,4%)      |
| Khối lấy mẫu Bootstrap S/H         | 28,9 µW (6,5%)        | 28,9 µW (9,2%)       |
+------------------------------------+-----------------------+----------------------+
| TỔNG CÔNG SUẤT TOÀN MẠCH           | 443,4 µW (100%)       | 312,6 µW (100%)      |
+------------------------------------+-----------------------+----------------------+

  1. Xác lập kỷ lục mới về Tốc độ và Hiệu suất Năng lượng (FoM): Khi vận hành ở điện áp nguồn danh định $V_{DD} = 10\text{ V}$, mạch SAR ADC hữu cơ 6-bit đạt tần số lấy mẫu $f_S = 2\text{ kS/s}$, băng thông Nyquist $f_{in} = 1\text{ kHz}$, số bit hiệu dụng $ENOB = 5,82\text{ bit}$, dải động không nhiễu $SFDR = 41,2\text{ dB}$, và tổng suy hao hài $THD = -38,5\text{ dB}$. Bằng chứng định lượng từ văn bản gốc chứng minh:

    "Các thông số mà mạch SAR ADC được thiết kế có tần số lấy mẫu cao gấp 4 lần và hệ số năng lượng cho một lần chuyển đổi thấp hơn 8,7 lần so với các nghiên cứu tốt nhất trước đó."

  2. Hiện thực hóa mô hình p-OTFT điện áp thấp trên đế dẻo: Luận án đã chế tạo và mô hình hóa thành công loại p-OTFT màng mỏng sử dụng điện môi polymer quang hoạt tính Poly(Vinyl Cinnamate) (PVC) trên màng dẻo polyethylene terephthalate (PET). Với độ dày điện môi siêu mỏng và hằng số điện môi cao, linh kiện đạt điện áp ngưỡng thấp ($V_{th} = -1,8\text{ V}$), cho phép hạ điện áp hoạt động toàn mạch xuống dưới 10 V, triệt tiêu nguy cơ suy giảm cách điện trên bề mặt vật liệu dẻo.

+---------------------------------------------------------------------------------------------------------+
|                  SO SÁNH ĐỐI ĐẦU HIỆU NĂNG SAR ADC VỚI CÁC CÔNG BỐ QUỐC TẾ                              |
+-----------------------------+-----------------------+-----------------------+---------------------------+
| Thông số kỹ thuật           | Abdinia và cs. [2]    | Marien và cs. [66]    | Luận án này (Huyền 2017)  |
+-----------------------------+-----------------------+-----------------------+---------------------------+
| Tạp chí / Hội nghị          | IEEE ISSCC 2013       | IEEE ISSCC 2013       | HUST / NAFOSTED 2017      |
| Công nghệ Transistor        | Chỉ p-OTFT (đơn cực)  | Chỉ p-OTFT (in màng)  | Cả p- và n-OTFT (Bù SOI)  |
| Điện áp cung cấp (Vdd)      | 20 V                  | 40 V                  | 10 V (và thấp hơn với PVC)|
| Tần số lấy mẫu (fS)         | 40 Hz                 | 4,17 Hz               | 2.000 Hz (Gấp >4 lần)     |
| Số bit hiệu dụng (ENOB)     | 6,00 bit              | 2,96 bit              | 5,82 bit                  |
| Công suất tiêu thụ (P)      | 480 µW                | 540 µW                | 312,6 µW (Tiết kiệm >27%) |
| Hệ số năng lượng (FoM)      | 187,50 nJ/conv        | 16.642,30 nJ/conv     | 2,75 nJ/conv (Tốt hơn 8,7x)|
+-----------------------------+-----------------------+-----------------------+---------------------------+

Implications đa chiều

  • Ý nghĩa học thuật: Thiết lập phương pháp luận chuẩn tắc kết hợp thực nghiệm - mô hình hóa OPDK - tổng hợp mạch bù cho lĩnh vực điện tử hữu cơ, giải quyết dứt điểm điểm nghẽn thiếu hụt thư viện thiết kế.
  • Ứng dụng y sinh thực tiễn: Khẳng định khả năng ứng dụng trực tiếp trong các vi mạch cảm biến y sinh dán trên da (Smart Healthcare Patches) để thu thập các tín hiệu điện sinh học tự nhiên: điện tim (ECG, dải tần 0,05–100 Hz), điện não (EEG, dải tần 0,5–50 Hz), điện mắt (EOG, dải tần 0,1–30 Hz) và điện cơ (EMG, dải tần 10–500 Hz). Tần số cắt của OTFT ($f_c > 10\text{ kHz}$) đáp ứng hoàn hảo tiêu chuẩn lấy mẫu Nyquist mà không gây méo dạng tín hiệu.
  • Chính sách và chiến lược quốc gia: Đóng góp trực tiếp vào mục tiêu của Quyết định số 103.13 của Quỹ Phát triển Khoa học và Công nghệ Quốc gia (NAFOSTED) và đề án phát triển công nghiệp vi mạch và vật liệu mới của Chính phủ Việt Nam.

Limitations và Future Research

Mặc dù đạt được những kết quả đột phá, nghiên cứu vẫn tồn tại một số hạn chế mang tính khách quan của giai đoạn phát triển vật liệu:

  1. Tính bất toàn của cặp n-OTFT trên đế dẻo: Luận án mới chỉ thực hiện thành công mô hình hóa p-OTFT với lớp điện môi PVC trên đế dẻo; việc chế tạo n-OTFT Fullerene ổn định trên đế dẻo chưa thể hoàn tất do vật liệu nhạy cảm cao với độ ẩm và oxy trong môi trường không khí.
  2. Thiếu vắng bước trích xuất ký sinh Layout toàn phần: Do giới hạn về công nghệ chế tạo vi mạch hữu cơ quy mô lớn tại Việt Nam ở thời điểm thực hiện, mạch SAR ADC mới được kiểm chứng ở cấp độ sơ đồ nguyên lý (Schematic) tích hợp mô hình thực nghiệm, chưa chế tạo nguyên phiến (Monolithic Tape-out) toàn bộ chip ADC.
  3. Độ suy thoái hạt dẫn theo thời gian: Hiện tượng già hóa (aging degradation) và suy giảm dòng cực máng của hợp chất hữu cơ khi tiếp xúc lâu dài ngoài không khí chưa được đưa vào mô hình động học thời gian thực.

Chương trình nghiên cứu 10 năm tiếp theo (Future Research Agenda)

  • Hướng 1: Nghiên cứu tổng hợp vật liệu bán dẫn hữu cơ loại n thế hệ mới (như dẫn xuất PDI, NDI) có khả năng tự thụ động hóa và bền vững trong môi trường khí quyển trên đế dẻo.
  • Hướng 2: Thiết kế và chế tạo Layout hoàn chỉnh cho chip SAR ADC hữu cơ nguyên khối, tích hợp kỹ thuật in phun (Inkjet Printing) hoặc in rulo (Roll-to-Roll).
  • Hướng 3: Phát triển kiến trúc SAR ADC vi sai toàn phần tự hiệu chuẩn (Fully-Differential Self-Calibrating SAR ADC) nhằm triệt tiêu điện áp lệch (Offset Voltage) sinh ra do sự phân tán tham số linh kiện.
  • Hướng 4: Mở rộng thư viện mô hình OPDK sang miền tần số cao (RF Organic IC) phục vụ các thẻ nhận dạng tần số vô tuyến (RFID) không tiếp xúc.
  • Hướng 5: Tích hợp bộ thu năng lượng tự thân (Energy Harvesting) từ pin mặt trời hữu cơ (OPV) để tạo thành hệ sinh thái cảm biến y sinh tự cấp nguồn hoàn chỉnh.

Tác động và ảnh hưởng

+-----------------------------------------------------------------------------------+
|                   MA TRẬN LAN TỎA GIÁ TRỊ VÀ TÁC ĐỘNG                             |
+--------------------+--------------------------------------------------------------+
| Khía cạnh          | Tác động định lượng & Giá trị chuyển giao                    |
+--------------------+--------------------------------------------------------------+
| Học thuật Quốc tế  | - Công bố 4 bài báo tạp chí & 4 báo cáo kỷ yếu hội nghị uy tín|
|                    | - Cung cấp thư viện mô hình compact mở cho cộng đồng OPDK   |
+--------------------+--------------------------------------------------------------+
| Công nghiệp R&D    | - Cung cấp nền tảng thiết kế vi mạch dẻo (Flexible Electronics)|
|                    | - Mở đường cho cảm biến y tế đeo bám y tế (ECG/EEG Patches)   |
+--------------------+--------------------------------------------------------------+
| Chiến lược Quốc gia| - Hiện thực hóa đề tài NAFOSTED (Mã số 103.13)               |
|                    | - Thúc đẩy mục tiêu trọng điểm phát triển Vi mạch và Vật liệu|
+--------------------+--------------------------------------------------------------+
  • Tác động học thuật: Các kết quả của luận án đã được công bố trên các diễn đàn khoa học uy tín, bao gồm các bài báo trên tạp chí chuyên ngành quốc tế/quốc gia và kỷ yếu hội nghị IEEE quốc tế ([J1]–[J4], [C1]–[C4]). Công trình đóng vai trò là tài liệu tham khảo nền tảng cho các nhóm nghiên cứu vi mạch tại Việt Nam (như BKIC - ĐHBK Hà Nội, SIS - ĐHQG Hà Nội, ICDREC).
  • Tác động công nghiệp và chuyển giao: Nghiên cứu cung cấp lời giải công nghệ cho các doanh nghiệp công nghệ cao trong việc phát triển các thiết bị IoT siêu mỏng, bao bì thông minh (Smart Packaging) và thiết bị theo dõi sức khỏe liên tục với giá thành chế tạo thấp.
  • Lợi ích xã hội và môi trường: Khác với công nghệ silicon đòi hỏi phòng sạch tiêu chuẩn cực cao, tiêu tốn năng lượng nhiệt và phát thải hóa chất độc hại, công nghệ vi mạch hữu cơ thân thiện với môi trường, có khả năng tự phân hủy sinh học, đóng góp vào mục tiêu phát triển công nghệ xanh bền vững.

Đối tượng hưởng lợi

  • Nghiên cứu sinh và Giới học thuật: Tiếp cận một phương pháp luận mạch lạc về trích xuất tham số SPICE cho linh kiện bán dẫn phi truyền thống, cùng bộ thư viện mô hình toán học đã được chuẩn hóa.
  • Kỹ sư Thiết kế Vi mạch Tương tự/Số (IC Designers): Sở hữu giải pháp kiến trúc mạch thanh ghi xấp xỉ liên tiếp sử dụng phần tử H-DEDFF để giảm thiểu công suất chuyển mạch mà không phải hy sinh tốc độ xử lý.
  • Chuyên gia R&D Thiết bị Y tế & Wearables: Ứng dụng trực tiếp thông số thiết kế của bộ SAR ADC 6-bit để chế tạo các module cảm biến sinh học dán trên cơ thể, giúp theo dõi liên tục bệnh nhân mà không gây vướng víu cơ học.
  • Các nhà hoạch định chính sách Khoa học & Công nghệ: Có thêm luận cứ thực chứng vững chắc khẳng định năng lực tự chủ nghiên cứu thiết kế vi mạch tiên tiến của đội ngũ trí thức Việt Nam trong khuôn khổ các đề tài quỹ NAFOSTED.

Câu hỏi chuyên sâu

1. Đóng góp lý thuyết độc đáo nhất của luận án là gì và đã mở rộng lý thuyết nào?

Đóng góp lý thuyết độc đáo nhất là việc mở rộng thành công lý thuyết mô hình hóa linh kiện màng mỏng vô định hình (Level-61 a-Si TFT Model) sang linh kiện bán dẫn hữu cơ bù (Complementary OTFT). Luận án đã tích hợp thành công mô hình bẫy mức Fermi sâu ($V_0$) và luật phân bố linh động lũy thừa ($\gamma$) cho đồng thời cả p-OTFT Pentacene và n-OTFT Fullerene, khắc phục sự khiếm khuyết của các mô hình MOSFET kinh điển vốn không phản ánh đúng hiện tượng dẫn điện nhảy bậc (Hopping Conduction) và hiệu ứng biến điệu bão hòa trong vật liệu hữu cơ.

2. Đột phá về mặt phương pháp luận so với ít nhất 2 nghiên cứu quốc tế trước đây?

So với nghiên cứu của Torricelli và cs. (2015) (chỉ mô hình hóa tốt p-OTFT và bỏ qua dòng rò dưới ngưỡng) và Chen và cs. (2010) (sử dụng giải thuật di truyền nhưng sai số trên họ đặc tuyến ra lớn hơn 7%), luận án đã thiết lập quy trình khớp tham số đồng thời trên cả đặc tuyến truyền đạt và đặc tuyến ra với 11 tham số vật lý, đưa sai số toàn dải xuống dưới 5% và nhúng trực tiếp vào công cụ chuẩn OPDK để mô phỏng vi mạch mức hệ thống.

+------------------------------------------------------------------------------------+
|               ĐỐI SÁNH PHƯƠNG PHÁP LUẬN MÔ HÌNH HÓA VÀ THIẾT KẾ                     |
+------------------------+--------------------------+--------------------------------+
| Tiêu chí phương pháp   | Nghiên cứu quốc tế trước | Đột phá của Luận án (Huyền)    |
+------------------------+--------------------------+--------------------------------+
| Dữ liệu trích xuất     | Đơn đặc tuyến (Transfer) | Song đặc tuyến (Transfer + Out)|
| Cấu trúc mạch tích hợp | Đơn cực (Toàn p-OTFT)    | Bù đối xứng (Complementary p-n)|
| Công cụ mô phỏng       | Tính toán số học rời rạc | Nhúng thư viện OPDK / SPICE    |
| Tối ưu hóa chuyển mạch | SEDFF truyền thống       | Cấu trúc lai H-DEDFF           |
+------------------------+--------------------------+--------------------------------+

3. Phát hiện bất ngờ nhất trong quá trình đo đạc và phân tích dữ liệu là gì?

Phát hiện bất ngờ nhất là mức tiêu thụ năng lượng vượt trội của các phần tử nhớ D-FF trong cấu trúc SAR ADC hữu cơ, chiếm tới gần 37% tổng công suất (lớn hơn nhiều so với tỷ trọng thông thường trong vi mạch vô cơ). Hiện tượng này xuất phát từ dòng rò tương đối lớn và thời gian sườn tăng/giảm kéo dài do độ linh động thấp của OTFT. Phát hiện này là tiền đề trực tiếp thúc đẩy việc phát minh cấu trúc lai H-DEDFF, giúp giải quyết triệt để vấn đề tổn hao năng lượng cục bộ.

4. Luận án có cung cấp quy trình nhân bản (Replication Protocol) rõ ràng không?

Có. Luận án cung cấp chi tiết toàn bộ điều kiện đo đạc thực nghiệm tại Phụ lục 1 (hệ đo đặc tính điện OTFT với nguồn Keithley), toàn bộ mã nguồn khai báo thư viện SPICE/OPDK cho cặp linh kiện p-/n-OTFT trên đế SOI tại Phụ lục 2, và bộ thông số mô hình hóa linh kiện màng mỏng PVC trên đế dẻo tại Phụ lục 3. Bất kỳ nhóm nghiên cứu nào có công cụ Cadence/Spice và OPDK đều có thể tái lập hoàn toàn kết quả mô phỏng của luận án.

5. Kế hoạch nghiên cứu 10 năm được vạch ra như thế nào?

Kế hoạch 10 năm tập trung vào lộ trình: Hoàn thiện n-OTFT đế dẻo $\rightarrow$ Hiện thực hóa quy trình thiết kế Layout và Tape-out chip SAR ADC hữu cơ đa kênh $\rightarrow$ Tích hợp công nghệ in rulo công nghiệp (Roll-to-Roll) $\rightarrow$ Thương mại hóa các miếng dán thông minh quan trắc điện tim/điện não không dây phục vụ y tế dự phòng.

Kết luận

Luận án tiến sĩ của tác giả Phạm Thanh Huyền đã hoàn thành xuất sắc toàn bộ các mục tiêu nghiên cứu đề ra, mang lại 6 đóng góp học thuật và kỹ thuật cụ thể:

  1. Xây dựng thành công bộ mô hình SPICE compact hoàn chỉnh cho cặp linh kiện p-OTFT Pentacene và n-OTFT Fullerene trên đế SOI từ dữ liệu đo thực nghiệm 72 mẫu vi cơ, đạt độ khớp chính xác cao trên cả đặc tuyến truyền đạt và họ đặc tuyến ra.
  2. Tiên phong tích hợp mô hình transistor hữu cơ vào bộ công cụ thiết kế chuẩn OPDK, xóa bỏ rào cản ngăn cách giữa chế tạo vật lý và mô phỏng thiết kế vi mạch hữu cơ.
  3. Thiết kế và mô phỏng thành công bộ SAR ADC 6-bit kiểu bù hoàn chỉnh, đạt các chỉ số vận hành vượt bậc: tần số lấy mẫu $f_S = 2\text{ kS/s}$ (cao gấp 4 lần chuẩn quốc tế) và hệ số năng lượng $FoM = 2,75\text{ nJ/conv}$ (thấp hơn 8,7 lần so với các công bố tốt nhất).
  4. Đề xuất cấu trúc D Flip-Flop kích hoạt hai sườn xung nhịp dạng lai (H-DEDFF) độc bản, giúp cắt giảm trực tiếp 27,2% tổng công suất tiêu tán của toàn bộ SAR ADC (từ 443,4 µW xuống 312,6 µW).
  5. Chế tạo và mô hình hóa thành công p-OTFT màng mỏng điện môi PVC trên đế dẻo, chứng minh tính khả thi của việc hạ thấp điện áp hoạt động vi mạch xuống dưới 10 V.
  6. Mở ra 3 hướng nghiên cứu ứng dụng đột phá: Cảm biến điện sinh học dán trên cơ thể người (ECG/EEG Smart Patches), mạch tích hợp hữu cơ dẻo đa chức năng (Flexible Organic ICs), và hệ thống nhãn thông minh RFID thân thiện với môi trường.

Công trình là minh chứng tiêu biểu cho sự kết hợp nhuần nhuyễn giữa khoa học vật liệu mới, vật lý linh kiện bán dẫn và kỹ thuật thiết kế vi mạch tích hợp cao cấp, góp phần khẳng định vị thế của nghiên cứu khoa học Việt Nam trên bản đồ công nghệ vi mạch điện tử tiên tiến thế giới.