SỞ LAO ĐỘNG - THƯƠNG BINH VÀ XÃ HỘI HÀ NỘI TRƯỜNG TRUNG CẤP CÔNG NGHỆ VÀ DU LỊCH HÀ NỘI GIÁO TRÌNH MÔN ĐUN: VI MẠCH SỐ LẬP TRÌNH NGHỀ: CÔNG NGHỆ KỸ THUẬT ĐIỆN – ĐIỆN TỬ TRÌNH ĐỘ: TRUNG CẤP (Ban hành kèm theo Quyết định số: 32/QĐ-CNDL ngày 28 tháng 02 năm 2023 của Hiệu trưởng Trường Trung cấp Công nghệ và Du lịch Hà Nội ) Hà Nội, năm 2023 LỜI NÓI ĐẦU Cùng với các mô đun của ngành Công nghệ kỹ thuật điện - điện tử, mô đun Vi mạch số lập trình là mô đun kỹ thuật chuyên ngành quan trọng của ngành điện tử, hiện nay mô đun được ứng dụng rộng rãi trong ngành kỹ thuật và các lĩnh vực điều khiển khác. Mô đun được ứng dụng cho tất cả sinh viên ngành Công nghệ kỹ thuật điện - điện tử. Bởi vậy để tạo điều kiện cho việc học tập và nghiên cứu mô đun của học viên được thuận lợi trong quá trình học tập. Bộ môn Điện tử thuộc Khoa Kỹ thuậ điện - Công nghệ Trường trung cấp Công nghệ và Du lịch Hà Nội tổ chức biên soạn tài liệu: “ Vi mạch số lập trình ” làm bài giảng lưu hành hội bộ.
Trong quá trình biên soạn chắc chắn sẽ không tránh khỏi những thiếu sót, bởi vậy tôi mong nhận được sự thông cảm và góp ý chân thành của các bạn đồng nghiệp để cho giáo trình ngày càng hoàn thiện hơn. Xin chân thành cảm ơn! 1 MỤC LỤC LỜI NÓI ĐẦU 2 BÀI 1: GIỚI THIỆI CHUNG VỀ PLDs 6 1. Lịch sử phát triển 6 2. Cấu trúc cơ bản của PLD 11 2.1 Họ vi mạch PROM 12 2.2 Họ vi mạch FPLA ( Field Progammable Logic Array) 14 2.3 Họ vi mạch FPLS ( Field Programable Logic Sequencer) 15 2.4 Ho vi mạch FPGA ( Field Progammable Gate Array) 16 2.5 Ho vi mạch PAL ( Programmable Array Logic) 17 2.6 Họ vi mạch GAL ( Generic Array Logic) 19 2.7 Họ vi mạch PEEL (Progammable Electrially Erasable Logic) 20 2.8 Họ vi mạch PML ( Programmable Macro Logic) 22 2.9 Họ vi mạch ERASIC(Erasable Programmable Application Specific IC) 23 2.10 Họ vi mạch LCA ( Logic Cell Array) 23 3.
Phần mềm hỗ trợ PLD 25 3.1 Phần mềm PALASM 2 (PAL Assembler) 25 3.2 Phần mềm AMAZE 25 3.3 Phần mềm PLAN ( Programmable Logic Analysis) 26 3.4 Phần mềm HELD (Harris Enhanced Language for Programmable Logic) 26 3.5 Phần mềm PLPL (Programmable Logic Programming Language) 26 3.6 Phần mềm APEEL (Assembler for Programmable Electrically 26 Erasable Logic) 3.7 Phần mềm IPLDS II (Intel Programmable Logic Devolopment 27 System II) Phần mềm CUPL ( Universal Compiler for Programmable Logic ) 27 3.8 Phần mềm ABEL (Advanced Boolean Expression Language) 27 BÀI 2: MẢNG LOGIC LẬP TRÌNH 28 1. Giới thiệu chung 28 2. PLA và PAL 28 3. Các ví dụ thiết kế 34 3.1 Bộ chuyển mã BCD sang Gray 34 2 3.3 Bộ so sánh hai bít 36 4.
Các mảng logic lập trình thông dụng 38 4.1 Ngõ ra OLMC 41 4.2 Trình dịch hỗ trợ OLMC 41 4.3 Chế độ thanh ghi 42 4.2 Cấu hình OLMC 53 BÀI 3: NGÔN NGỮ ABEL 59 1. Cấu trúc File nguồn Abel 59 3.1 Chỉ số hoặc truy xuất một tập hợp 64 6.2 Các toán tử trên tập hợp 66 7.1 Toán tử logic 67 7.2 Toán tử số học 67 7.3 Toán tử so sánh 68 7.5 Thứ tự ưu tiên 69 8. Mô tả logic 69 8.1 Phương trình 70 8.2 bảng sự thật 72 8.2 bảng sự thật 76 8.3 Mô tả trạng thái 77 8.6 Các câu lệnh thuộc tính 79 9. Chương trình mẫu 84 BÀI 4: HỌ CPLD 84 1.
Giới thiệu chung 84 2. Vi mạch ispLSI 1016 84 2.3 Thông số giới hạn 87 2.4 Điều kiện hoạt động DC 88 0 2.6 Đặc tính lưu trữ dữ liệu 88 2.7 Điều kiện thử chuyển mạch 88 2.8 Đặc tính điện DC 89 2.9 Mô hình thời gian ispLSI 1016 89 2.10 Thời gian trì hoãn tối đa của GRB với tải GLB 90 2.11 Công suất tiêu thụ 90 2.13 Ý nghĩa tên linh kiện 91 BÀI 5: PHẦN MỀM ISP SYNARIO 92 4 1. Yêu cầu hệ thống 92 3. Khởi động Synario 93 4.
Nhập Modul VHDL vào dự án 96 5. Nhập sơ đồ mạch vào dự án 98 6. Hoàn tất thiết kế 101 7. Nhập thuộc tính 102 8.
Tạo véc tơ thử 104 9. Biên dịch File VHDL, sơ đồ và véc tơ thử 106 10. Mô phỏng chức năng và dạng sóng ra 107 11. Tạo một ký hiệu 108 12.
Thích ứng thiết kế với thiết bị của Lattice Semiconductor 109 13. Chế độ nhập hỗn hợp 111 14. Tạo File nguồn Abel – HDL 116 15. Biên dịch Abel – HDL 118 16.
Mô phỏng kết quả thiết kế 119 17. Thích ứng thiết kế với thiết bị Lattice 121 TÀI LIỆU THAM KHẢO 123 BÀI 1: GIỚI THIỆU CHUNG VỀ PLDs 1. LỊCH SỬ PHÁT TRIỂN Trước thời kỳ vi mạch số lập trình (Programmable Logic Device) ra đời, thiết kế logic số truyền thống thường dùng nhiều vi mạch TTL loại MSI và SSI kết hợp lại để tạo ra các hàm logic mong muốn. Những nhà thiết kế dựa vào những sách tra cứu các vi mạch số để tìm hiểu chức năng và các thông số kỹ thuật, sau đó mới quyết định sử dụng các vi mạch số cần thiết cho yêu cầu thiết kế của họ.
Điều bất lợi của việc thiết kế này là sử dụng nhiều vi mạch dẫn đến nhiều khuyết điểm như: Kích thước board mạch lớn, 5 công suất tiêu thụ cao, dễ hư hỏng, thi công khó khăn, tốn kém…Nói chung là không kinh tế nhất là với những yêu cầu điều khiển phức tạp. Vào năm 1975,công ty SIGNETICS đã giới thiệu vi mạch số lập trình không có bộ nhớ đầu tiên 82S100 (hiện nay là PLS100) gọi là mảng logic lập trình trường (Field- Programmable Logic Array). Napoleon Cavlan, người được gọi là cha đẻ của mạch logic lập trình, lúc bấy giờ là nhà quản lý những ứng dụng PLA của Signetics đã thực sự hiểu rằng sử dụng PLA là phương pháp tốt hơn để thiết kế và thay đổi hệ thống số. Trong khi đó, công ty Harris đã sớm giới thiệu PROM, họ trình bày triển vọng của PROM và đã ứng dụng vào trong một số mạch logic.
Công ty National Semiconductor đã chế tạo mặt nạ lập trình cho PLA, cấu tạo của nó gồm một mảng AND lập trình kèm với mảng OR lập trình, cho phép thực hiện tổ hợp tổng các tích số của hàm logic tiêu chuẩn. Bằng cách kết hợp công nghệ PROM sử dụng nguyên tắc cầu chì với khái niệm PLA, Cavian đã thuyết phục được các nhà quản lý công ty Signetics để đưa dự án PLAvào sản xuất. Vi mạch PLA đầu tiên 82S100, là thành viên đầu tiên của họ vi mạch IFL (Intergrated Fuse Logic) có hình dạng 28 chân. Cấu trúc của PLA gồm một mảng AND lập trình và một mảng OR lập trình, nó cho phép thực hiện tổ hợp logic tổng của các tích số đơn giản.
Kỹ sư John Martin Birkner là một người quan tâm đến PLA, vì ông ấy hiểu rằng nhiều phương pháp thiết kế logic được học trong trường thì không áp dụng được nhiều trong công việc hiện tại. Do đó, vào năm 1975 ông ấy đã rời thung lũng Silicon để đến công ty Monolithic Memories (MMI), đây là công ty chế tạo PROM và các vi mạch logic tiêu chuẩn. Vì vậy, Birkner có điều kiện hơn trong việc tìm hiểu PLA và công nhận những ưu điểm của mạch logic lập trình nhưng đồng thời ông cũng nhận ra khuyết điểm của PLA là có hai mảng lập trình. Sau đó, Birkner đã đưa ra khái niệm mới về vi mạch số lập trình, vi mạch này cũng tương tự FLA nhưng thay vì có hai mảng lập trình thì PAL (Programmable Array Logic ) chỉ có một mảng AND lập trình và theo sau là mảng OR được giữ cố định (không lập trình ).
Như vậy mỗi cổng OR sẽ có một tích số cố định được nối với ngõ vào của nó, do vậy sẽ giảm được kích thước của vi mạch và cho phép tín hiệu được truyền nhanh hơn trong khi vẫn cho phép thực hiện các tổ hợp logic. PAL được đóng vỏ 6 20 chân. Sau một thời gian thuyết phục các nhà quản lý của công ty MMI thấy rõ những lợi điểm của PAL và đồng ý sản xuất. Vi mạch đầu tiên thuộc họ PAL được phổ biến là PAL 16L8, PAL 16R4, PAL 16R6, PAL 16R8.
Các vi mạch này có thời gian truyền trì hoãn 35ns. Mỗi vi mạch có 8 ngõ ra và 16 ngõ vào, trong đó ký tự L trong ký hiệu của vi mạch biểu thị 8 tổ hợp ngõ ra tác động ở mức thấp, ký tự R cho biết có 4, 6 hay 8 thanh ghi ở ngõ ra tương ứng. Sau một thời gian khởi đầu chậm, cuối cùng PAL đã được thiết kế trong hệ thống thực. Những công ty máy tính mini đã nhận thấy được ưu điểm của PAL là cho phép họ giảm số board cần thiết để thực hiện tốt những yêu cầu thiết kế, công ty MMI đã chọn phương pháp sản xuất PAL công đoạn mặt nạ chế tạo theo yêu cầu khách hàng.
Vào lúc này MMI lại giới thiệu một họ vi mạch mới HAL (Hard Array Logic) và để sản xuất những chi tiết này cho hãng Data General and Digital Equipment. MMI đã thay đổi cách sắp xếp công đoạn mặt nạ cầu chì và thay vào đó là lớp liên kết kim loại phù hợp yêu cầu thiết kế của khách hàng. Những chi tiết này có nhiều lợi ích gồm mang lại những kết quả tốt và kiểm tra dễ dàng hơn. Đồng thời khách hàng cũng được lợi hơn bởi không phải quan tâm đến lập trình và kiểm tra các chi tiết.
Điều này đã mang lại sự cải tiến về phương pháp chế tạo PAL, và được sự chấp nhận của thị trường. Vào năm 1978, MMI đã xuất bản sách hướng dẫn PAL đầu tiên. Đó là một bước khởi đầu để PAL mở rộng thế giới của những người thiết kế mạch logic. Ngoài ra trong sách hướng dẫn còn trình bày danh sách chương trình gốc của ngôn ngữ lập trình FORTRAN cho PALASM (PAL Assembler) đó là phần mềm dành cho việc thiết kế mạch logic PAL.
PALASM có thể biên soạn, định nghĩa logic cho một khuôn thức. Ngoài ra PALASM cũng có khả năng mô phỏng sự vận hành trên phương trình mạch logic theo nguyên tắc PAL. Trong việc liên kết với những nhà thiết kế để định rõ những “vector kiểm tra”, PALASM có thể là một sự thật phù hợp. Tất cả những đặc điểm của PAL bao gồm việc khắc phục những khuyết điểm của PLA kết hợp với việc thúc đẩy sử dụng PAL đã mang đến kết quả tốt đẹp.