Chương 1 Tổng quan về mạng trên chip Cùng trong xu thế phát triển của khoa học công nghệ hiện đại, công nghệ điện tử đã, đang và sẽ có nhiều đóng góp sâu và rộng. Các thiết bị điện tử thông minh ngày càng mang lại nhiều lợi ích cho trong nhiều lĩnh vực: y tế, giáo dục, sản xuất kinh doanh.; mà trong đó vi mạch trung tâm tích hợp đa chức năng được gọi là hệ thống trên chip (SoC: System-on-Chip). Hệ thống trên chip có thể đơn giản là sự kết hợp của vi xử lý với một số thành phần cơ bản tạo nên một hệ thống điều khiển thiết bị gia dụng (Tivi, máy giặt, .); hoặc là vi mạch tích hợp đa năng trong các thiết bị điện tử thông minh phổ biến hiện nay. Nhằm đáp ứng ngày các tốt hơn các nhu cầu phát triển, hệ thống trên chip được tích hợp ngày nhiều chức năng hơn, hoạt động phức tạp hơn.
Vậy nên, các thiết kế hệ thống trên chip cần được nghiên cứu và giải quyết nhiều thách thức: tích hợp nhiều chức năng, hoạt động đa dạng, yêu cầu tiết giảm năng lượng, tiết kiệm chi phí (cả trong quá trình thiết kế và thực thi trên vi mạch). Một thách thức lớn của thiết kế các hệ thống phức hợp là khả năng đáp ứng các yêu cầu truyền thông gia tăng nhanh do hệ thống có nhiều chức năng và hoạt động phức tạp. Điều này làm nảy sinh nhiều hạn chế đối với các giải pháp truyền thông trên chip truyền thống (bus chia sẻ, liên kết điểm-điểm). Ngoài ra, hệ thống trên chip còn là sự kết hợp của nhiều lõi IP có hoạt động truyền thông khác biệt (chuẩn giao tiếp, tốc độ, đặc điểm); điều này cần được giải quyết một cách triệt để bằng một cơ chế truyền thông linh hoạt, hướng đến sự cân bằng của chi phí và hiệu quả.
Mô hình mạng trên chip (NoC: Network-on-Chip) được đề xuất nhằm đáp ứng tốt hơn các yêu cầu truyền thông phức tạp trong các hệ thống trên chip thế hệ mới hiện nay [3]. Nhờ các ưu điểm vượt trội về khả năng mở rộng kiến trúc, tái sử dụng thiết kế và hiệu quả truyền thông cao [25]. Mạng trên chip được xem là giải pháp đáp ứng toàn diện yêu cầu truyền thông các hệ thống phức hợp và là xu thế phát triển của lĩnh vực thiết kế vi mạch 5 hiện nay. Qua thời gian nghiên cứu phát triển, mô hình mạng trên chip cũng đã dần hoàn thiện và đưa ra một số sản phẩm thương mại nổi trội như dòng sản phẩm FlexNoC của hãng Arteris [37], dòng sản phần CoreLink Interconnect (CMN-600, CCN và CCI) của hãng ARM [39].
Dòng sản phầm FlexNoC cũng được phát triển trong sản phẩm thương mại ứng dụng vi mạch điều khiển ổ cứng SSD của hãng Arteris [38].1 Giải pháp truyền thông mạng trên chip Hệ thống trên chip là một hệ thống bao gồm nhiều thành phần chức năng được tích hợp trên một chip đơn. Hệ thống trên chip gồm nhiều lõi chức năng (lõi IP), như là: vi xử lý, bộ chuyển đổi tín hiệu (ADC, DAC), bộ xử lý tín hiệu số (DSP: Digital Signal Processor, .) được liên kết trên một kiến trúc truyền thông phù hợp. Kiến trúc truyền thông của hệ thống trên chip cần đáp ứng đầy đủ mọi yêu cầu trao đổi thông tin giữa các lõi IP; đồng thời góp phần quan trọng để tạo nên một hệ thống đồng bộ, hoạt động hiệu quả và ổn định.1 mô tả một hệ thống gồm nhiều lõi IP giao tiếp với nhau qua kiến trúc truyền thông mạng trên chip.1: Mô hình mạng trên chip cơ bản.1, mạng trên chip được hình thành từ các thành phần cơ bản: các lõi IP, kiến trúc truyền thông mạng trên chip và khối giao tiếp giữa mạng và lõi IP (NI: Network Interface). • Lõi IP là thành phần thực thi các hoạt động chức năng logic của hệ thống đáp ứng cho yêu cầu từ các ứng dụng cụ thể.
Các lõi IP có thể được nghiên cứu và thiết kế đáp ứng tối ưu cho hệ thống, và cũng có thể được tái sử 6 Bảng 1.1: So sánh ưu nhược điểm của bus và mạng trên chip [25] Truyền thông bus Kiến trúc truyền thông NoC Chia sẻ các đường dẫn tín hiệu dài - + Liên kết điểm-điểm với đường dẫn cho nhiều lõi IP. ngắn có khả năng mở rộng. Giới hạn tần số xung nhịp - + Liên kết ngắn và truyền thông dạng đường ống Thời gian truy xuất bus chia đều cho - + Thời gian truy xuất bộ định tuyến số thành phần kết nối bus ngắn Trễ truyền không đổi và rất nhỏ khi + - Trễ truyền phụ thuộc vị trí tương đối đã chiếm bus giữa cặp nguồn-đích Không gian thực thi (area) rất nhỏ + - Bộ định tuyến cần tối ưu để tiết kiệm không gian thực thi Xử lý trung tâm do đó giảm hiệu quả - + Hoạt động phân tán, độ dài gói tin truyền thông linh hoạt giúp nâng cao hiệu quả truyền thông Truyền thông trực tiếp từ nguồn đến + - Khóa vòng là vấn đề hạn chế của đích và thông tin quảng bá cho mọi NoC và cần có giao thức phù hợp cho thành phần thông tin quảng bá Băng thông giới hạn và chia sẻ cho - + Tổng hợp băng thông và phụ thuộc tất cả các lõi chức năng vào quy mô mạng Hạn chế hỗ trợ truyền thông cho xử - + Truyền thông linh hoạt thời gian lý song song thời gian thực thực qua mạng Tiêu hao công suất nhiều do quảng - + Không cần thông tin quảng bá, hiệu bá thông tin quả giảm năng lượng tiêu hao Khó triển khai cơ chế tự kiểm tra - + Có thể tích hợp cơ chế tự kiểm tra dụng từ các hệ thống khác miễn là chuẩn giao tiếp phù hợp với hệ thống hiện tại. • Kiến trúc truyền thông mạng trên chip là thành phần chính thực hiện chức năng chuyển tiếp thông tin, được thiết lập bằng các bộ định tuyến và liên kết mạng giữa các bộ định tuyến.
• Giao tiếp mạng có chức năng kết nối các lõi IP vào kiến trúc truyền thông mạng trên chip để hoàn thiện hệ thống thành một thể thống nhất hoạt động ổn định và hiệu quả. Trong xu thế thiết kế lấy truyền thông làm trung tâm, các lõi IP được tái sử dụng từ các nguồn khác nhau thì có thể hoạt động theo nhiều chuẩn giao tiếp hiện có như: AMBA Bus, Avalon Bus, CoreConnect Bus, OCP,. Do vậy, giao tiếp mạng cần được xây dựng chức năng thích ứng hoạt động truyền thông để kết nối chúng vào một môi trường truyền thông với cơ chế mạng thống nhất. Kiến trúc truyền thông mạng trên chip là giải pháp truyền thông đáp ứng tối ưu cho các hệ thống trên chip đa chức năng phức hợp với nhiều ưu 7 điểm của giải pháp mạng so với các giải pháp truyền thông trên chip trước đây (Bảng 1.
Truyền thông mạng trên chip trên cơ sở chia nhỏ đường truyền giữa các lõi IP theo nguyên tắc liên kết điểm-điểm và chia sẻ tài nguyên truyền thông một cách linh hoạt đã giải quyết được nhiều hạn chế của truyền thông dạng bus chia sẻ (đường truyền quá dài, băng thông hạn chế,. Như trong mô tả ở Hình 1.1, kiến trúc truyền thông mạng trên chip là tập hợp các bộ định tuyến được kết nối theo cấu trúc dạng lưới hai chiều 2D mesh tạo nên môi trường truyền thông cho phép các lõi IP trao đổi thông tin thông suốt và linh hoạt thông qua các giao tiếp mạng. Trong điều kiện trên chip, các bộ định tuyến được tối giản kiến trúc và chức năng để tiết giảm chi phí thiết kế và thực thi, do đó các giải pháp truyền thông cũng cần được tối ưu phù hợp với các ràng buộc của môi trường trên chip. Vậy nên, mạng trên chip đã và đang được nghiên cứu phát triển ngày càng đa dạng theo nhiều định hướng nhằm khắc phục các điểm hạn chế còn tồn tại cũng như gia tăng khả năng ứng dụng trong nhiều lĩnh vực.
Để đảm bảo khả năng truyền thông tin cậy và thông suốt, kiến trúc truyền thông mạng trên chip cũng được xây dựng với đặc điểm tổ chức của mạng truyền thống với hai phần chính như sau: (A) Các thành phần vật lý là tập hợp các thành phần cơ bản thực hiện các hoạt động trao đổi thông tin bên trong môi trường mạng. Các thành phần vật lý được quản lý bởi tập hợp các giao thức truyền thông phù hợp để tạo thành môi trường mạng đáp ứng các yêu cầu truyền thông bên trong các hệ thống trên chip.1 mô tả mạng trên chip với các thành phần vật lý bao gồm: các bộ định tuyến, liên kết giữa các bộ định tuyến; và khối giao tiếp bộ định tuyến với các lõi IP. • Bộ định tuyến (router ) là thành phần chính trong mạng trên chip, thực hiện chức năng định tuyến chuyển tiếp thông tin từ nguồn đến đích thông qua các liên kết vật lý. Chức năng chính của bộ định tuyến là đệm thông tin, quản lý cấp phát và giải phóng tài nguyên đáp ứng cho các yêu cầu trao đổi thông tin từ các ứng dụng của hệ thống.
Phụ thuộc vào yêu cầu truyền thông, cấu trúc mạng trên chip và các giao thức sử dụng, bộ định tuyến bảo đảm các yêu cầu kết nối từ bất kỳ ứng dụng nào trên mạng. • Liên kết vật lý (physical link ) là các đường dẫn tín hiệu lan truyền giữa các bộ định tuyến và giữa bộ định tuyến với các lõi IP. Đặc tính 8 của liên kết vật lý có sự phụ thuộc lớn vào công nghệ chế tạo, đặc điểm thiết kế và phương pháp thực thi của hệ thống [5]. Tập hợp các thành phần vật lý của mạng được bố trí sắp xếp theo những quy luật nhất định để đáp ứng tối ưu các yêu cầu của ứng dụng tạo nên cấu trúc liên kết (topology).
(B) Giao thức truyền thông là tập hợp các giao thức và giải thuật nhằm bảo đảm các kết nối giữa các lõi IP thông qua mạng trên chip và cân bằng các yêu cầu truyền thông nhằm đáp ứng tối ưu cho hoạt động của hệ thống. Giao thức truyền thông cần được xây dựng phù hợp với các thành phần vật lý đã được thiết kế và đặc điểm hoạt động của hệ thống trên chip. Theo cơ chế truyền thông của mạng, giao thức truyền thông tạo nên tập hợp các nguyên tắc trao đổi thông tin giữa các thành phần của hệ thống. Tập giao thức được phân lớp chức năng từ mức ứng dụng giao tiếp với người dùng hướng đến các quy định cụ thể cho lớp vật lý trong mô hình tham chiếu liên kết hệ thống mở (OSI reference model ) [57].