Đặt vấn đề Hiện nay các thiết bị điện tử đã không ngừng được cải tiến và nâng cao giá trị của chúng nhằm phục vụ nhu cầu của con người một cách toàn diện. Đơn cử ta có thể nói đến chiếc máy tính đầu tiên được đưa vào vận hành với tên gọi ENIAC (Electronic Numerical Integrator and Calculator) với kích thước đồ sộ này đã chiếm hết căn phòng 6x12 m2 và cần đến 18,000 ống hút chân không, so với ngày nay một chiếc laptop hay một thiết bị điện thoại di động cũng có các chức năng vượt trội hơn so với máy tính đời đầu nhưng kích thước lại rất nhỏ. Để làm được điều này không thể phủ định sự giúp ích rất lớn của công nghệ bán dẫn. Lĩnh vực sản xuất vi mạch với những con chip có vẻ ngoài nhỏ bé nhưng có sức mạnh bên trong thì không nhỏ.
Trải qua nhiều giai đoạn tích hợp các bóng bán dẫn trên cùng một diện tích nhỏ đã trở thành cuộc chạy đua ra mắt sản phẩm của các công ty công nghệ lớn như: Intel, Samsung, TSMC. Sự hình thành và phát triển của ngành nhúng và IoT đáp ứng hầu hết các ứng dụng đòi hỏi sự phức tạp và hiện đại trong lĩnh vực đời sống. Nhưng để các hệ thống hoạt động được chính xác, thì chúng cần được lập trình sẵn các chức năng bởi các dòng lệnh và được lưu trữ vào bộ nhớ được tạo ra từ mạch tích hợp. Nhắc đến lưu trữ thì cần phải nhắc đến ROM (Read Only Memory) và RAM (Random Access Memory).
RAM được chia thành hai loại chính là SRAM và DRAM. SRAM, còn được biết đến là RAM tĩnh, bao gồm các mạch có khả năng duy trì trạng thái của chúng miễn là nguồn điện được cung cấp. Do đó, SRAM yêu cầu một nguồn điện cố định để hoạt động, và mọi thông tin và dữ liệu trên SRAM sẽ bị mất khi nguồn điện bị ngắt. DRAM, còn được gọi là RAM động, có khả năng lưu trữ thông tin nhị phân dưới dạng điện tích được áp dụng cho các tụ điện.
Để đảm bảo rằng thông tin được lưu trữ trên các tụ điện được duy trì, các tụ điện cần được sạc định kỳ. Với mong muốn tìm hiểu cơ chế hoạt động một cách chính xác của SRAM cũng như các bộ phận của nó nhóm sinh viên thực hiện đã tiến hành đi tìm hiểu và thiết kế bộ nhớ SRAM dựa trên 6T CMOS và trên công nghệ gpdk90nm 15 bằng phần mềm Virtuoso Cadence nhằm đem các kiến thức liên quan đến SRAM đến với mọi người và cũng như việc đánh giá độ trễ, công suất của bộ nhớ và layout từng mạch so với mạch nguyên lý đã được thiết kế. Từ đó tiến hành việc nâng cấp các thiết kế này để tạo ra một đầu ra ổn định, giảm độ trễ, công suất tiêu thụ cũng như kích thước của chip trong quá trình layout, nhóm chúng tôi xin đưa ra đề tài “THIẾT KẾ VÀ ĐÁNH GIÁ HIỆU NĂNG MẢNG Ô NHỚ 6T SRAM 64X64 BIT”. Đây là đề tài hướng đến việc nghiên cứu và phát triển SRAM theo nhiều hướng khác nhau, góp phần nâng cao sự phát triển của công nghệ bán dẫn trong việc sản xuất bộ nhớ nói chung và SRAM nói riêng.
Với đề tài này cũng đã có nhiều cá nhân hay nhóm đã thực hiện nghiên cứu ví dụ như: Trong [1] bài báo nói về thiết kế bộ nhớ Sram đồng bộ 32KB với kỹ thuật dự trữ hàng và cột. Kết hợp sơ đồ thiết kế cùng với các kỹ thuật như tự căn chỉnh thời gian, đa hợp và giải mã đa tầng, nên thiết kế đạt được hiệu suất cao về tốc độ và công suất. So sánh tốc độ truy xuất dữ liệu và công suất tiêu thụ của các kiến trúc SRAM khác nhau như 6T, 7T, 8T. Trong [2] bài báo nói về sự so sánh và phân tích các ưu điểm có được của thiết kế 8T so với thiết kế 6T được dùng cho các ô nhớ SRAM.
Đưa ra phân tích, so sánh chi tiết về công suất và thời gian trễ với các điều kiện hoạt động khác nhau trong thiết kế. Trong [3] bài báo đã trình bày về thiết kế và phân tích hiệu suất của vi mạch với pentacene p-channel và fullerene n-channel OPDK trong Cadence CAD. Với p, n điện áp ngưỡng thay đổi làm cho việc trì hoãn tín hiệu bên trong CMOS thấp, cải thiện hiệu suất đọc/ghi của SRAM. Tuy nhiên, bài báo chưa so sánh hiệu suất đạt được cũng như là độ trì hoãn của SRAM cấu trúc tế bào so với các cấu trúc SRAM khác và cũng chưa trình bày rõ nguyên lý hoạt động đọc/ghi.
Trong [4] bài báo nói về sự so sánh 16bit SRAM bằng thiết kế ô nhớ SRAM khác nhau như 4T, 5T, 6T trong công nghệ CMOS 45nm. So sánh về công suất, thời gian truy cập và diện tích của 1 bit ô nhớ trong 3 kiến trúc SRAM khác nhau. Với các bài nghiên cứu bên trên nhóm sinh viên quyết định chọn đề tài này để thực hiện cải thiện về các vấn đề hiệu năng, tính ổn định, công suất, kích thước cũng 16 như thực hiện mô phỏng và kiểm tra kĩ từ giai đoạn đọc/ghi so với các đề tài trên. Mục tiêu nghiên cứu Đề tài này được thực hiện nhằm mục tiêu: - Giới thiệu về cấu trúc 6T SRAM gồm các thành phần, mô tả chức năng hoạt động của SRAM.
- Đánh giá hoạt động đọc/ghi dữ liệu trên biểu đồ thời gian với từng trường hợp mô phỏng cụ thể. - Sau khi vẽ mạch và mô phỏng thì sinh viên thực hiện tiếp tục tính toán công suất, độ trễ trong các trường hợp đọc/ghi trạng thái “0” và “1”. - Thực hiện các biện pháp cải tiến về mặt ổn định, độ trễ, công suất tiêu thụ. Nội dung nghiên cứu Tiến hành tìm hiểu thông tin chi tiết về SRAM6T.
Tìm hiểu tổng quan về công cụ của Cadence cụ thể là Virtuoso Cadence. Thực hiện nghiên cứu, phân tích, xây dựng sơ đồ khối tổng quát. Thiết kế mạch nguyên lí và thực hiện đóng gói. Mô phỏng, kiểm tra nguyên lý hoạt động và tính toán độ trễ.
Tối ưu hóa công suất, độ trễ và diện tích của SRAM6T. Hạn chế của đề tài Nội dung đề tài chủ yếu đề cập và làm rõ các vấn đề liên quan đến SRAM 6T cùng với sự phát triển của ô nhớ SRAM đầy đủ. Để làm rõ được vấn đề và quan sát được trạng thái hoạt động đọc/ghi đó thì sinh viên thực hiện dùng công nghệ 90nm để vẽ mạch và mô phỏng. Trong quá trình vẽ mạch và mô phỏng thì người thực hiện dừng lại ở mức SRAM 64x64 bit.
Bố cục Chương 1: Tổng quan. Trong chương này, sinh viên thực hiện giới thiệu về hướng vi mạch nói chung và SRAM nói riêng. Giới thiệu về tình hình nghiên cứu hiện nay, mục tiêu của đề tài, giới hạn của đề tài cũng như bố cục của đồ án. 17 Chương 2: Cơ sở lý thuyết.
Ở chương này, sinh viên thực hiện nói về cấu tạo và các thành phần trong một bộ nhớ SRAM, nêu lên cụ thể các lý thuyết có liên quan và giới thiệu về phần mềm Cadence được sử dụng để thực hiện đề tài này. Chương 3: Thiết kế hệ thống. Ở chương này, sinh viên thực hiện phân tích quy trình đọc/ghi dữ liệu theo từng trường hợp cố định để đưa ra bản thiết kế hoàn chỉnh. Sau đó, ghép các thành phần lại và giải thích chức năng hoạt động của từng mạch.
Chương 4: Đánh giá qua mô phỏng. Trong chương này, sinh viên thực hiện nói đến các vấn đề liên quan đến kiểm tra đánh giá các trạng thái đọc/ghi được thể hiện qua các trường hợp mô phỏng. Chương 5: Kết luận và hướng phát triển. Trong chương này, sinh viên thực hiện sẽ đưa ra các kết luận về đề tài với những thành quả đã làm và đạt được, bên cạnh đó sẽ nêu những mặt còn hạn chế so với mục tiêu đã đề ra và nêu lên hướng phát triển lớn hơn cho đề tài trong tương lai.
18 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2.1 Tổng quan về bộ nhớ bán dẫn và SRAM 2.1 Tổng quan bộ nhớ bán dẫn Bộ nhớ bán dẫn là một thiết bị được sử dụng để lưu trữ dữ liệu số. Bao gồm bộ nhớ lõi từ, vì các chất bán dẫn điện tử này thuộc dạng rắn bao gồm các bóng bán dẫn tiếp giáp lưỡng cực (BJT) nên nó không thể được sử dụng thực tế để làm các phần tử lưu trữ kỹ thuật số. Bộ nhớ bán dẫn sớm nhất có từ những năm 1960 với bộ nhớ lưỡng cực sử dụng bóng bán dẫn lưỡng cực. Bộ nhớ bán dẫn lưỡng cực làm từ các thiết bị rời rạc được Texas Instruments chuyển giao lần đầu tiên cho không quân Hoa Kỳ vào năm 1961.
Về trạng thái rắn bộ nhớ tích hợp được ứng dụng Bob Norman tại Fairchild Semiconductor. Bộ nhớ bán dẫn lưỡng cực đầu tiên là SP95 được IBM giới thiệu vào năm 1965. Trong khi bộ nhớ lưỡng cực cung cấp hiệu suất cải thiện hơn bộ nhớ lõi từ, nó không thể cạnh tranh với mức giá thấp hơn của bộ nhớ lõi từ. Bộ nhớ lưỡng cực không thể thay thế bộ nhớ lõi từ vì các mạch lậht lưỡng cực quá lớn và đắt tiền.
Ngày nay, người thực hiện nghe nhiều về flip flops như một thiết bị nhớ điện tử và thường thấy chúng được lắp ghép với nhau tạo thành các thanh ghi để lưu trữ và chuyển dịch dữ liệu. Flip-flops là phần tử bộ nhớ tốc độ cao được sử dụng bên trong của máy tính, nơi dữ liệu được chuyển tiếp liên tục từ nơi này sang nơi khác trong chu kỳ hoạt động. Với sự phát triển và tiến bộ của công nghệ sản xuất LSI và VLSI, bộ nhớ bán dẫn với công nghệ sản xuất bóng bán dẫn lưỡng cực và CMOS đã trở nên phát triển và có tốc độ nhanh nhất hiện nay, giá thành cũng dần được giảm xuống. Liên quan đến cấu trúc chung của bộ nhớ bán dẫn, có thể dễ dàng nhận thấy chúng được hình thành từ các ô nhớ.
Mỗi ô nhớ được gọi là một bit và một nhóm ô nhớ tạo thành một từ (word) nhớ dùng để biểu diễn các lệnh hoặc dữ liệu ở dạng nhị phân. Tuy nhiên, vì số lượng từ (word) trong bộ nhớ bán dẫn quá lớn, nên các phương pháp khác nhau để giảm thiểu số lượng đường tín hiệu trong thiết kế. Khối giải 19 mã địa chỉ sẽ được sử dụng, hình 2.1 biểu thị chức năng giúp giảm số đường địa chỉ của khối giải mã trong kiến trúc bộ nhớ bán dẫn [9].1: Vai trò của khối giải mã trong bộ nhớ bán dẫn [4].