Chương 1: Tổng quan. Trong chương này, nhóm thực hiện giới thiệu tổng quan về mạch Vòng khoá pha PLL. Trình bày về các vấn đề của các đề tài đã có, mục tiêu của đề tài, giới hạn của đề tài cũng như bố cục của đồ án. Chương 2: Cơ sở lý thuyết.
Ở chương này, nhóm thực hiện trình bày về cấu tạo, nguyên lý hoạt động và các thành phần của một hệ thống PLL, trình bày chi tiết các lý thuyết có liên quan cũng như ưu, nhược điểm của các thành phần. 3 Chương 3: Thiết kế hệ thống. Ở chương này, nhóm thực hiện sẽ trình bày về sơ đồ khối hệ thống và chức năng của từng khối, sau đó đưa ra các thông số yêu cầu hệ thống PLL cũng như trình bày thiết kế chi tiết những khối có trong mạch. Chương 4: Mô phỏng và đánh giá.
Trong chương này, nhóm thực hiện sẽ trình bày đến các vấn đề liên quan đến kiểm tra và phân tích từng khối chức năng cụ thể trong hệ thống được thể hiện qua các trường hợp mô phỏng. Sau đó đánh giá kết quả của một hệ thống PLL về tính ổn định, thời gian khoá cũng như công suất tiêu thụ. Chương 5: Kết luận và hướng phát triển. Trong chương này, nhóm thực hiện sẽ đưa ra các kết luận về đề tài với những thành quả đã làm và đạt được, bên cạnh đó sẽ nêu những mặt còn hạn chế so với mục tiêu đã đề ra và nêu lên hướng phát triển lớn hơn cho đề tài trong tương lai.
CƠ SỞ LÝ THUYẾT Ở chương này, nhóm thực hiện trình bày về cấu tạo, nguyên lý hoạt động và các thành phần của một hệ thống PLL, trình bày chi tiết các lý thuyết có liên quan cũng như ưu, nhược điểm của các thành phần. GIỚI THIỆU VỀ VÒNG KHOÁ PHA - PLL 2. Tổng quan về PLL Hệ thống vòng khoá pha PLL là một hệ thống điều khiển vòng kín, nơi mà tín hiệu ra được hồi tiếp để khoá tần số và pha cho đồng bộ với tần số và pha tín hiệu vào. Tín hiệu đầu vào hay còn gọi là tín hiệu tham chiếu có thể ở dạng tín hiệu tương tự hình sine hoặc tín hiệu dạng số [4].
Vòng Khoá Pha (PLL) giúp duy trì trật tự trong thế giới của chúng ta. Nếu chúng ta bật một chiếc tivi, hệ thống PLL sẽ giữ cho đầu ở phía trên màn hình và chân ở phía dưới. Trong truyền hình màu, hệ thống PLL đảm bảo rằng màu xanh luôn là màu xanh và màu đỏ luôn là màu đỏ. Khái niệm khóa pha được đề xuất vào những năm 1930 và nhanh chóng được sử dụng rộng rãi trong điện tử và truyền thông [5].
Trong giai đoạn đó, PLL được sử dụng để đồng bộ hóa tín hiệu ngang và dọc trong các thiết bị truyền hình, TV. Qua thời gian, PLL đã trải qua nhiều quá trình phát triển và được cải tiến đến một dạng tiên tiến hơn, đó là mạch tích hợp (IC). Điều này có nghĩa là các chức năng của PLL đã được tích hợp vào một chip điện tử lớn hơn, làm cho nó trở thành một phần quan trọng và không thể thiếu trong nhiều ứng dụng điện tử hiện đại. Các IC PLL đầu tiên có sẵn vào khoảng năm 1965, khi đó PLL được xây dựng bằng cách sử dụng hoàn toàn các thành phần tương tự.
Những tiến bộ gần đây trong các phương pháp thiết kế mạch tích hợp đã dẫn đến sự phát triển của PLL số, trở nên hiệu quả và đáng tin cậy hơn. Ngày nay, toàn bộ mạch PLL có thể được tích hợp vào một phần của một mạch lớn hơn trên một con chip, điều này mang lại sự linh hoạt cũng như hiệu suất cao cho các mạch điện tử. Ngày nay, nhờ các quy trình công nghệ tiên tiến, mạch PLL đã trở nên nhỏ gọn hơn, độ tin cậy cao hơn, giá thành phải chăng hơn và cũng dễ sử dụng hơn. Hệ 5 thống vòng khoá pha PLL được ứng dụng rộng rãi trong nhiều lĩnh vực như tổng hợp tần số, điều chế và giải điều chế AM - FM, cũng như nhiều ứng dụng khác [4].
Trong quá khứ, hầu hết các mạch PLL đều kết hợp cả mạch số và mạch tương tự. Tuy nhiên, hiện nay, kiểu vòng khoá pha PLL dạng số đã trở nên phổ biến hơn. Kiến trúc của PLL Kiến trúc căn bản của một hệ thống vòng khoá pha PLL được thể hiện thông qua Hình 2. 1: Kiến trúc căn bản của một PLL Một hệ thống PLL sẽ bao gồm 3 thành phần căn bản đó là: + Bộ tách sóng pha PFD: PFD có nhiệm vụ so sánh pha và tần số giữa tín hiệu tham chiếu Vin và tín hiệu hồi tiếp Vout của VCO từ đó tạo ra tín hiệu sai lệch kí hiệu VPD.
+ Bộ lọc LPF: Bộ lọc có nhiệm vụ lọc gợn của điện áp lỗi VPD thành điện áp biến đổi chậm Vdc hay Vcont (điện áp điều khiển VCO). + Bộ dao động VCO: VCO hay còn gọi bộ dao động điều khiển bằng điện áp, khối này tạo các tần số đầu ra được điều khiển bằng điện áp lấy từ bộ lọc. Tất cả các thành phần này kết hợp với nhau tạo thành một mạch khoá pha PLL. Ngày nay, có nhiều những thay đổi đang được thực hiện trong thiết kế của PLL do yêu cầu các ứng dụng cụ thể của nó.
Một số khối được thêm vào nó và một số khối được xóa khỏi vòng lặp tùy theo yêu cầu.2 dưới đây thể hiện kiến trúc của một hệ thống vòng khoá pha PLL cho một ứng dụng tổng hợp tần số: 6 Hình 2. 2: Kiến trúc PLL tổng hợp tần số Hình 2.2 miêu tả sơ đồ khối của hệ thống PLL cho ứng dụng tổng hợp tần số. Hai khối chức năng được thêm vào từ kiến trúc PLL căn bản là Charge Pump và Divider. Charge Pump là một loại bộ khuếch đại dùng để điều chỉnh điện áp đầu ra của VCO.
Nó nhận tín hiệu lỗi từ bộ so sánh pha và chuyển đổi nó thành một dòng điện. Dòng điện này sau đó qua mạch lọc thành điện áp được sử dụng để điều chỉnh tần số ra của VCO, giúp tăng cường khả năng điều chỉnh tần số và pha của VCO. Charge Pump giúp cải thiện độ chính xác và ổn định của hệ thống PLL. Divider là một bộ chia tần số, giúp giảm tần số của tín hiệu đầu ra của VCO trước khi nó được đưa trở lại vào bộ so sánh pha.
Điều này cho phép PLL hoạt động ở các tần số cao hơn mà không làm mất tính ổn định. Divider cũng giúp cải thiện độ chính xác của hệ thống bằng cách giảm bớt sai số trong quá trình so sánh pha. Nguyên lý hoạt động của PLL Vòng khoá pha PLL hoạt động dựa trên cơ chế của hệ thống điều khiển vòng kín, trong đó đại lượng vào và ra là các tín hiệu được so sánh với nhau về pha và tần số. Bộ so pha PFD trong vòng khoá pha PLL có nhiệm vụ phát hiện và điều chỉnh những sai số về tần số giữa 2 tín hiệu vào và tín hiệu ra.
CP cảm nhận sự chênh lệch này và thực hiện điều chỉnh điện áp đi qua LPF cho phù hợp. Điều này cho phép PLL tạo ra tần số ra, tần số của bộ VCO, đồng bộ theo tần số của tín hiệu tham chiếu. Giả sử vào thời điểm ban đầu, bộ so pha PFD không nhận được tín hiệu ngõ vào (hay còn gọi là tín hiệu tham chiếu - Fref), điều này dẫn đến điện áp ngõ ra 7 của bộ lọc (hay còn gọi là điện áp điều khiển) Vcont bằng không, do đó bộ VCO sẽ hoạt động ở tần số tự nhiên Fn vốn có. Tiếp theo, khi bộ PFD nhận được tín hiệu ngõ vào, PFD sẽ so sánh pha và tần số của tín hiệu vào với pha và tần số của tín hiệu ra của VCO (tín hiệu hồi tiếp- Ffb).
Khi đó ngõ ra bộ tách sóng pha PFD là tín hiệu điện áp sai lệch VPD, chỉ sự khác nhau về pha và tần số của hai tín hiệu. Điện áp sai lệch VPD này sẽ được qua mạch lọc ở trước bộ VCO để lọc các thành phần tần số cao và tạo ra điện áp để điều khiển tần số VCO đồng bộ theo tần số tín hiệu vào. Điện áp điều khiển lúc này sẽ tăng dần đều hoặc giảm dần đều để tìm ra điện áp điều khiển phù hợp mà khi đó tần số Ffb của VCO đồng bộ với tần số tham chiếu Fref. Lúc này khi hai tín hiệu đã đồng bộ với nhau về tần số, tuy nhiên giữa chúng vẫn còn sự sai lệch về pha.
Khi đó hệ thống PLL sẽ tiếp tục so sánh giữa 2 tín hiệu này sao cho sự lệch về pha giữa chúng là nhỏ nhất [4]. Ở trạng thái đồng bộ (thường được gọi là trạng thái khoá), sai số pha giữa tín hiệu đầu ra của PLL và tín hiệu tham chiếu bằng không hoặc không đổi. Khi sai số pha tăng, hệ thống sẽ can thiệp vào bộ dao động VCO để giảm sai số pha xuống mức thấp nhất. Trong hệ thống điều khiển này, pha của tín hiệu đầu ra được đồng bộ hóa với pha của tín hiệu tham chiếu.
Đó chính là lý do vì sao hệ thống này được gọi là vòng lặp khoá pha PLL. Ngoài ra, hai khái niệm quan trọng liên quan đến phạm vi hoạt động của một hệ thống vòng khoá pha là: Dải bắt và Dải khoá. Dải bắt (Capture range): là phạm vi tần số mà tín hiệu đầu vào biến đổi nhưng vẫn cho phép PLL duy trì trạng thái khoá pha, tức là bộ điều khiển tần số VCO vẫn đồng bộ với tín hiệu tham chiếu. Có thể hiểu rằng đây là dải tần số mà tín hiệu đầu vào phải nằm trong dải này để PLL có thể đạt trạng thái độ đồng bộ (trạng thái khóa) [4].
Dải bắt: BC = f2 − f1 (2.1) Dải khóa (Lock range): là phạm vi tần số mà mạch vòng khoá pha PLL có thể đồng bộ được tần số ra fout với tần số vào fin sau khi đạt được trạng thái khóa, 8 tức là phạm vi tần số mà PLL có duy trì trạng thái khóa khi có các thay đổi nhỏ về tần số và pha của đầu vào. Đây còn được gọi là phạm vi đồng chỉnh (Tracking range). Các tần số fmax, fmin chính là tần số cực đại và cực tiểu mà hệ thống PLL có thể duy trình được trạng thái khoá [4]. Dải khoá: BL = Fmax – fmin (2.2) Khi PLL chưa tiến hành khóa pha: fin ≠ fout.
Khi PLL đạt được sự khóa pha: fin = fout.3 cho thấy khi PLL hoạt động ở chế độ khoá, dải bắt khoá thường có phạm vi rộng hơn dải bắt.