I. Thiết kế mô phỏng bộ lọc nhiễu tín hiệu điện tim
Thiết kế mô phỏng là bước đầu tiên trong quá trình phát triển hệ thống lọc nhiễu tín hiệu điện tim. Sử dụng MATLAB, nhóm nghiên cứu đã thiết kế các bộ lọc thông thấp, thông cao và thông dải để xử lý tín hiệu ECG. Các bộ lọc này được thiết kế dựa trên nguyên lý xử lý tín hiệu số, đảm bảo loại bỏ nhiễu mà không làm biến dạng tín hiệu gốc. Mô phỏng điện tử trên MATLAB cho phép đánh giá hiệu quả của bộ lọc trước khi triển khai trên phần cứng.
1.1. Thiết kế bộ lọc trên MATLAB
Sử dụng công cụ FDATool trong MATLAB, nhóm đã thiết kế các bộ lọc FIR (Finite Impulse Response) với các thông số kỹ thuật cụ thể. Bộ lọc thông thấp được thiết kế để loại bỏ nhiễu tần số cao, trong khi bộ lọc thông cao và thông dải được sử dụng để xử lý các loại nhiễu khác nhau. Phân tích tín hiệu được thực hiện để đảm bảo rằng các bộ lọc đáp ứng được yêu cầu kỹ thuật.
1.2. Mô phỏng hệ thống
Sau khi thiết kế, hệ thống được mô phỏng trên MATLAB để kiểm tra hiệu suất. Các tín hiệu ECG được đưa vào hệ thống, và kết quả đầu ra được so sánh với tín hiệu gốc. Mô phỏng tín hiệu cho thấy rằng các bộ lọc đã loại bỏ hiệu quả nhiễu mà không làm mất thông tin quan trọng của tín hiệu ECG.
II. Chuyển mã VHDL và triển khai trên FPGA
Sau khi hoàn thành thiết kế mô phỏng, nhóm nghiên cứu chuyển mã VHDL từ MATLAB để triển khai trên FPGA. Chuyển mã VHDL là quá trình chuyển đổi thiết kế từ phần mềm sang phần cứng, sử dụng ngôn ngữ mô tả phần cứng VHDL. Thiết kế phần cứng được thực hiện trên kit FPGA Altera DE2-115, đảm bảo hệ thống có thể hoạt động trong thực tế.
2.1. Chuyển mã VHDL
Quá trình chuyển mã VHDL được thực hiện bằng cách sử dụng công cụ Quartus II. Các bộ lọc được thiết kế trên MATLAB được chuyển đổi thành mã VHDL, sau đó được biên dịch và kiểm tra lỗi. Ngôn ngữ VHDL được sử dụng để mô tả cấu trúc và hoạt động của các bộ lọc trên FPGA.
2.2. Triển khai trên FPGA
Sau khi chuyển mã, hệ thống được triển khai trên kit FPGA Altera DE2-115. Thiết kế mạch điện được thực hiện để đảm bảo rằng các bộ lọc hoạt động chính xác trên phần cứng. Mô phỏng hệ thống trên ModelSim được sử dụng để kiểm tra hoạt động của hệ thống trước khi triển khai thực tế.
III. Kết quả và đánh giá
Kết quả của quá trình thiết kế mô phỏng và chuyển mã VHDL cho thấy hệ thống lọc nhiễu tín hiệu ECG hoạt động hiệu quả. Xử lý tín hiệu số trên FPGA đã loại bỏ được các loại nhiễu phổ biến trong tín hiệu ECG, đảm bảo tín hiệu đầu ra chính xác và ổn định. Thiết kế hệ thống này có tiềm năng ứng dụng cao trong lĩnh vực y sinh, đặc biệt là trong các thiết bị đo và chẩn đoán bệnh tim.
3.1. Kết quả mô phỏng
Kết quả mô phỏng trên MATLAB và ModelSim cho thấy rằng các bộ lọc đã loại bỏ hiệu quả nhiễu tín hiệu ECG. Lọc tín hiệu y sinh được thực hiện chính xác, đảm bảo tín hiệu đầu ra không bị biến dạng.
3.2. Đánh giá hiệu suất
Hệ thống được đánh giá dựa trên hiệu suất lọc nhiễu và độ chính xác của tín hiệu đầu ra. Thiết kế FPGA đã chứng minh tính khả thi và hiệu quả trong việc xử lý tín hiệu ECG thời gian thực.
