Thiết kế mô phỏng bộ lọc nhiễu tín hiệu điện tim bằng MATLAB và chuyển mã VHDL

LỜI CAM ĐOAN

1. CHƯƠNG 1: TỔNG QUAN

1.1. ĐẶT VẤN ĐỀ

1.2. MỤC TIÊU

1.3. NỘI DUNG NGHIÊN CỨU

1.4. GIỚI HẠN

1.5. BỐ CỤC BÁO CÁO

2. CHƯƠNG 2: CƠ SỞ LÝ THUYẾT

2.1. TỔNG QUAN VỀ TÍN HIỆU ĐIỆN TIM ECG

2.1.1. Khái niệm về tín hiệu điện tim ECG

2.1.2. Cấu trúc giải phẫu và chức năng của tim

2.1.3. Các quá trình điện học của tim

2.1.4. Sơ đồ hệ thống dẫn truyền tim

2.1.5. Nhịp tim

2.2. LÝ THUYẾT VỀ TÍN HIỆU SỐ VÀ BỘ LỌC SỐ

2.2.1. Tổng quan về tín hiệu số

2.2.2. Xử lý số quy và không quy

2.2.3. Tổng quan về bộ lọc số

2.2.3.1. Bộ lọc thông thấp LPF

2.2.3.2. Bộ lọc thông cao HPF

2.2.3.3. Bộ lọc thông dải BPF

2.3. TỔNG QUAN VỀ CÔNG CỤ MATLAB

2.3.1. Giới thiệu chung

2.3.2. Lập trình trong Matlab

2.3.3. Trình mô phỏng Simulink

2.3.4. Công cụ thiết kế bộ lọc số FDATool của Matlab

2.3.4.1. Giới thiệu phương pháp thiết kế theo mô hình

2.3.4.2. Tổng quan về hộp công cụ thiết kế bộ lọc số (FDATool)

2.3.4.3. Thiết kế bộ lọc số dùng giao diện FDATool

2.4. TỔNG QUAN VỀ FPGA (ALTERA) VÀ PHẦN MỀM QUARTUS II

2.4.1. Lịch sử ra đời và phát triển của FPGA

2.4.2. Khái niệm FPGA

2.4.3. Ứng dụng FPGA

2.4.4. Phần mềm hỗ trợ thiết kế Quartus II

2.4.5. TỔNG QUAN VỀ KIT DE2-115 ALTERA

2.4.5.1. Kit DE2 Cyclone IV EP4CE115F29C7N

2.4.5.2. Cấp nguồn cho kit DE2

2.5. GIỚI THIỆU NGÔN NGỮ VHDL

2.5.1. Cấu trúc một mô hình hệ thống mô tả bằng VHDL

2.5.2. Cú pháp và ngữ nghĩa

2.5.2.1. Đối tượng trong VHDL

2.5.2.2. Kiểu dữ liệu trong VHDL

3. CHƯƠNG 3: THIẾT KẾ VÀ THI CÔNG

3.1. TÍNH TOÁN VÀ THIẾT KẾ HỆ THỐNG

3.1.1. Thiết kế sơ đồ khối hệ thống

3.1.2. Tính toán và thiết kế bộ lọc dùng FIR

3.1.2.1. Kết cấu cho các kiểu lọc tần số dùng FIR

3.1.2.2. Cấu hình tổng quát của bộ lọc FIR

3.1.2.3. Thiết kế bộ lọc số dùng phương pháp MBD

3.1.3. Xây dựng sơ đồ khối

3.1.4. Thiết kế, mô phỏng và chuyển mã VHDL

3.2. THI CÔNG HỆ THỐNG

3.2.1. Biên dịch chương trình trên Quartus II

3.2.2. Sơ đồ khối trên Quartus

3.2.3. Mô phỏng bộ lọc dùng ModelSim

3.2.3.1. Tổng quát về phần mềm mô phỏng ModelSim

3.2.3.2. Mô phỏng mạch lọc trên ModelSim

3.2.4. Thí nghiệm và kiểm tra

4. CHƯƠNG 4: KẾT QUẢ - NHẬN XÉT - ĐÁNH GIÁ

4.1. Kết quả mô phỏng bộ lọc trên Matlab

4.2. Kết quả dạng sóng mô phỏng trên ModelSim

4.3. NHẬN XÉT – ĐÁNH GIÁ

5. CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

5.1. Kết luận

5.2. Hướng phát triển

TÀI LIỆU THAM KHẢO

I. Thiết kế mô phỏng bộ lọc nhiễu tín hiệu điện tim

Thiết kế mô phỏng là bước đầu tiên trong quá trình phát triển hệ thống lọc nhiễu tín hiệu điện tim. Sử dụng MATLAB, nhóm nghiên cứu đã thiết kế các bộ lọc thông thấp, thông cao và thông dải để xử lý tín hiệu ECG. Các bộ lọc này được thiết kế dựa trên nguyên lý xử lý tín hiệu số, đảm bảo loại bỏ nhiễu mà không làm biến dạng tín hiệu gốc. Mô phỏng điện tử trên MATLAB cho phép đánh giá hiệu quả của bộ lọc trước khi triển khai trên phần cứng.

1.1. Thiết kế bộ lọc trên MATLAB

Sử dụng công cụ FDATool trong MATLAB, nhóm đã thiết kế các bộ lọc FIR (Finite Impulse Response) với các thông số kỹ thuật cụ thể. Bộ lọc thông thấp được thiết kế để loại bỏ nhiễu tần số cao, trong khi bộ lọc thông cao và thông dải được sử dụng để xử lý các loại nhiễu khác nhau. Phân tích tín hiệu được thực hiện để đảm bảo rằng các bộ lọc đáp ứng được yêu cầu kỹ thuật.

1.2. Mô phỏng hệ thống

Sau khi thiết kế, hệ thống được mô phỏng trên MATLAB để kiểm tra hiệu suất. Các tín hiệu ECG được đưa vào hệ thống, và kết quả đầu ra được so sánh với tín hiệu gốc. Mô phỏng tín hiệu cho thấy rằng các bộ lọc đã loại bỏ hiệu quả nhiễu mà không làm mất thông tin quan trọng của tín hiệu ECG.

II. Chuyển mã VHDL và triển khai trên FPGA

Sau khi hoàn thành thiết kế mô phỏng, nhóm nghiên cứu chuyển mã VHDL từ MATLAB để triển khai trên FPGA. Chuyển mã VHDL là quá trình chuyển đổi thiết kế từ phần mềm sang phần cứng, sử dụng ngôn ngữ mô tả phần cứng VHDL. Thiết kế phần cứng được thực hiện trên kit FPGA Altera DE2-115, đảm bảo hệ thống có thể hoạt động trong thực tế.

2.1. Chuyển mã VHDL

Quá trình chuyển mã VHDL được thực hiện bằng cách sử dụng công cụ Quartus II. Các bộ lọc được thiết kế trên MATLAB được chuyển đổi thành mã VHDL, sau đó được biên dịch và kiểm tra lỗi. Ngôn ngữ VHDL được sử dụng để mô tả cấu trúc và hoạt động của các bộ lọc trên FPGA.

2.2. Triển khai trên FPGA

Sau khi chuyển mã, hệ thống được triển khai trên kit FPGA Altera DE2-115. Thiết kế mạch điện được thực hiện để đảm bảo rằng các bộ lọc hoạt động chính xác trên phần cứng. Mô phỏng hệ thống trên ModelSim được sử dụng để kiểm tra hoạt động của hệ thống trước khi triển khai thực tế.

III. Kết quả và đánh giá

Kết quả của quá trình thiết kế mô phỏng và chuyển mã VHDL cho thấy hệ thống lọc nhiễu tín hiệu ECG hoạt động hiệu quả. Xử lý tín hiệu số trên FPGA đã loại bỏ được các loại nhiễu phổ biến trong tín hiệu ECG, đảm bảo tín hiệu đầu ra chính xác và ổn định. Thiết kế hệ thống này có tiềm năng ứng dụng cao trong lĩnh vực y sinh, đặc biệt là trong các thiết bị đo và chẩn đoán bệnh tim.

3.1. Kết quả mô phỏng

Kết quả mô phỏng trên MATLAB và ModelSim cho thấy rằng các bộ lọc đã loại bỏ hiệu quả nhiễu tín hiệu ECG. Lọc tín hiệu y sinh được thực hiện chính xác, đảm bảo tín hiệu đầu ra không bị biến dạng.

3.2. Đánh giá hiệu suất

Hệ thống được đánh giá dựa trên hiệu suất lọc nhiễu và độ chính xác của tín hiệu đầu ra. Thiết kế FPGA đã chứng minh tính khả thi và hiệu quả trong việc xử lý tín hiệu ECG thời gian thực.

Đồ án tốt nghiệp: Thiết kế và mô phỏng bộ lọc nhiễu tín hiệu điện tim sử dụng MATLAB và chuyển mã VHDL