Tổng quan nghiên cứu

Trong bối cảnh chuyển dịch năng lượng toàn cầu, các nguồn năng lượng tái tạo như điện mặt trời và điện gió đang đóng góp hơn 28% tổng sản lượng điện năng, đặt ra yêu cầu cấp thiết về các bộ biến đổi công suất có hiệu suất trên 98.5%. Bộ nghịch lưu nguồn áp hai bậc truyền thống ngày càng bộc lộ nhiều hạn chế về ứng suất điện áp trên van bán dẫn, tổn thất đóng ngắt lớn và hàm lượng sóng hài điện áp cao. Cấu hình nghịch lưu ba pha ba bậc T-NPC (Three-Level T-Type Neutral Point Clamped) gồm 12 khóa công suất ra đời như một giải pháp tối ưu nhằm giảm 20% đến 30% tổn hao đóng ngắt so với nghịch lưu hai bậc. Tuy nhiên, nghịch lưu 3L-TNPC gặp phải những thách thức kỹ thuật phức tạp như điện áp chế độ chung (Common Mode Voltage - CMV) có biên độ lên tới 50% điện áp DC bus, hiện tượng mất cân bằng điện áp điểm trung tính và độ phức tạp tính toán rất lớn khi áp dụng thuật toán điều chế vector không gian kinh điển.

Mục tiêu trọng tâm của nghiên cứu là phân tích sâu cấu hình 3L-TNPC, khảo sát các kỹ thuật điều chế SPWM, SVPWM và đề xuất giải thuật điều chế vector không gian dạng tổng quát (GNPWM) nhằm giảm tải tính toán, triệt tiêu điện áp CMV và cân bằng dòng qua điểm trung tính. Nghiên cứu được triển khai thực hiện từ tháng 09/2022 đến tháng 12/2022 tại Phòng thí nghiệm Điện tử Công suất Pelab 115B1, Trường Đại học Bách Khoa - ĐHQG TP.HCM. Ý nghĩa thực tiễn của công trình thể hiện qua việc giảm độ méo hài tổng dòng điện (THDi) xuống dưới mức 3% theo tiêu chuẩn IEEE 519, kiểm soát độ lệch áp giữa hai tụ DC dưới 1% và cung cấp một nền tảng điều khiển nhúng khả thi cho các hệ thống năng lượng tái tạo nối lưới.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu xây dựng trên nền tảng lý thuyết điều chế vector không gian đa bậc (SVPWM), mô hình hóa không gian trạng thái gồm 27 vector điện áp tương ứng với các trạng thái đóng ngắt của 12 khóa bán dẫn. Hệ thống vector này được phân loại thành 6 vector lớn có độ lớn 2Vdc/3, 6 vector trung Vdc/√3, 12 vector nhỏ Vdc/3 và 3 vector zero tại gốc tọa độ. Khung lý thuyết thứ hai là lý thuyết điều khiển dòng điện, điện áp trên hệ quy chiếu quay đồng bộ kết hợp vòng khóa pha dựa trên hai bộ tích phân tổng quát bậc hai (DSOGI-PLL), cho phép tách lọc chính xác thành phần thứ tự thuận ngay cả trong điều kiện lưới điện mất cân bằng.

Bên cạnh đó, nghiên cứu tập trung vào 4 khái niệm kỹ thuật cốt lõi:

  1. Cấu hình 3L-TNPC với cấu trúc 4 khóa công suất mỗi pha, tích hợp nhánh van hai chiều nối điểm trung tính nguồn.
  2. Điện áp chế độ chung CMV xác định qua tổng đại số điện áp pha - tâm nguồn chia cho 3, là nguồn gốc phát sinh dòng rò qua điện dung ký sinh.
  3. Kỹ thuật điều chế GNPWM tổng quát hóa dựa trên việc so sánh trực tiếp các giá trị cực đại, trung bình và cực tiểu của tín hiệu tham chiếu mà không cần tính góc pha hay xác định sector.
  4. Hệ số phân phối x đóng vai trò điều tiết tỷ lệ thời gian tác động của các cặp vector nhỏ dự phòng để triệt tiêu dòng trung tính tích lũy.

Phương pháp nghiên cứu

Nguồn dữ liệu của đề tài được thu thập từ hai kênh chính: dữ liệu mô phỏng thời gian thực từ phần mềm chuyên dụng PLECS phiên bản 4.7 và dữ liệu thực nghiệm trên mô hình phần cứng thực tế sử dụng bộ xử lý tín hiệu số DSP TMS320F28379D của Texas Instruments. Cỡ mẫu thực nghiệm bao gồm 60 bộ dữ liệu đo lường ở 4 dải công suất thử nghiệm từ 200W đến 2.2kW, với tần số đóng ngắt cài đặt từ 10kHz đến 20kHz và hệ số điều chế ma biến thiên từ 0.2 đến 1.0. Phương pháp chọn mẫu xác suất phân tầng theo từng cấp công suất và hệ số điều chế được áp dụng để đảm bảo độ tin cậy thống kê.

Phương pháp phân tích phổ Fourier nhanh (FFT) và giải tích vi phân không gian trạng thái được lựa chọn vì tính chính xác cao trong việc định lượng sóng hài bậc cao, đánh giá sai lệch điện áp DC và xác định thời gian thực thi thuật toán. Timeline nghiên cứu kéo dài liên tục từ 05/09/2022 đến 18/12/2022, phân bổ thành 4 tuần nghiên cứu giải tích, 6 tuần mô phỏng thuật toán trên PLECS, 5 tuần hiện thực hóa phần cứng DSP và 1 tuần hiệu chỉnh tổng hợp.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Thứ nhất, kỹ thuật điều chế vector không gian tổng quát GNPWM giúp giảm 35% thời gian tính toán thực thi trên CPU của DSP TMS320F28379D so với kỹ thuật CNPWM truyền thống. Thuật toán mới loại bỏ hoàn toàn việc tính toán các hàm lượng giác phức tạp và các phép chiếu vector trong hệ tọa độ tĩnh, xác định trực tiếp thời gian đóng ngắt thông qua 4 phương trình đường biên phân vùng.

Thứ hai, việc đưa vào hệ số phân phối x trong dải từ 0 đến 1 đã triệt tiêu hiệu quả dòng qua điểm trung tính, đưa độ lệch điện áp giữa hai tụ DC xuống dưới 0.8% trong toàn bộ chu kỳ làm việc, cải thiện rõ rệt so với mức mất cân bằng 4.6% khi không áp dụng giải thuật bù.

Thứ ba, ở chế độ nối lưới công suất định mức, kỹ thuật GNPWM mang lại chất lượng dòng điện vượt trội với độ méo hài tổng THDi chỉ đạt 2.85%, thấp hơn 33% so với kỹ thuật SPWM (đạt mức 4.25%) và đáp ứng hoàn toàn giới hạn 5% khắt khe của tiêu chuẩn IEEE 519.

Thứ tư, cấu trúc vòng khóa pha DSOGI-PLL thể hiện khả năng thích nghi cao, bám chuẩn xác góc pha lưới với thời gian đáp ứng dưới 15ms khi điện áp lưới xuất hiện sự cố sụt áp không đối xứng lên đến 30%.

Thảo luận kết quả

Nguyên nhân chính giúp GNPWM đạt hiệu năng cao là nhờ khả năng tính toán trực tiếp chu kỳ nhiệm vụ đóng ngắt từ các tín hiệu điều chế và tín hiệu điều khiển điện áp Common Mode mcm. Việc phân bổ linh hoạt thời gian phát xung của các vector nhỏ dự phòng giúp dòng nạp và xả trên hai tụ DC tự cân bằng động trong mỗi chu kỳ điều chế 100 micro giây.

So với các công trình nghiên cứu về bộ biến đổi hai bậc và bộ nghịch lưu NPC diode kẹp, cấu hình 3L-TNPC kết hợp GNPWM giúp tăng 15.5% biên độ điện áp ra cực đại trong vùng điều chế tuyến tính, đồng thời giảm khoảng 18% tổn hao dẫn và đóng ngắt ở tần số 10kHz. Dữ liệu thực nghiệm có thể được biểu diễn trực quan qua bảng so sánh chỉ số THD theo từng dải công suất và đồ thị phổ tần số FFT của dòng điện ba pha, phản ánh dạng sóng điện áp dây 5 bậc mịn màng trước bộ lọc LCL.

Đề xuất và khuyến nghị

  1. Tích hợp giải thuật điều chế GNPWM vào các nền tảng vi điều khiển DSP 32-bit nhằm giảm tỷ lệ chiếm dụng tài nguyên tính toán xuống dưới 15%, hoàn thành trong 6 tháng do các kỹ sư phần mềm nhúng đảm nhiệm.
  2. Ứng dụng mô hình nghịch lưu ba pha ba bậc T-NPC vào các hệ thống biến tần năng lượng mặt trời công nghiệp dải công suất từ 10kW đến 50kW nhằm duy trì hiệu suất chuyển đổi trên 98.5% và THDi dưới 3%, triển khai trong vòng 12 tháng bởi các doanh nghiệp chế tạo thiết bị điện.
  3. Nâng cấp cấu trúc bán dẫn bằng việc kết hợp van SiC MOSFET cho các khóa ngoài và Si IGBT cho các khóa nhánh trung tính để nâng tần số đóng ngắt lên 40kHz, giúp thu nhỏ 25% kích thước cuộn cảm lọc, thực hiện trong 18 tháng bởi các trung tâm R&D phần cứng.
  4. Hoàn thiện thuật toán thích nghi cho khối DSOGI-PLL nhằm duy trì sai số góc pha dưới 0.2 độ trong điều kiện lưới điện bị méo sóng hài bậc 5 và bậc 7, chuyển giao thử nghiệm trong 9 tháng tới các đơn vị điều độ lưới điện phân phối.

Đối tượng nên tham khảo luận văn

  1. Học viên cao học và nghiên cứu sinh chuyên ngành Kỹ thuật Điện, Điện tử công suất và Tự động hóa: Nắm vững phương pháp luận xây dựng mô hình toán học, tối ưu hóa giải thuật điều chế vector không gian và quy trình thực nghiệm nhúng trên DSP.
  2. Kỹ sư R&D tại các doanh nghiệp sản xuất biến tần năng lượng tái tạo và trạm sạc xe điện: Khai thác trực tiếp sơ đồ mạch công suất 3L-TNPC, mạch lái cách ly ISO5852S, UCC5320S và giải thuật điều khiển nối lưới vòng kín.
  3. Giảng viên và nhà nghiên cứu tại các trường đại học kỹ thuật: Sử dụng làm tài liệu tham khảo chuyên sâu phục vụ công tác giảng dạy các môn học Điện tử công suất nâng cao và Điều khiển kỹ thuật số.
  4. Kỹ sư vận hành hệ thống điện và trạm biến áp phân phối: Hiểu rõ cơ chế triệt tiêu điện áp Common Mode, giảm thiểu dòng rò qua ổ bi máy điện và nâng cao độ ổn định chất lượng điện năng cho lưới phân phối.

Câu hỏi thường gặp

  1. Nghịch lưu ba pha ba bậc T-NPC có ưu điểm gì vượt trội so với nghịch lưu hai bậc truyền thống? Cấu hình 3L-TNPC sử dụng 12 khóa công suất chia điện áp đầu ra thành 3 mức phân biệt (+Vdc/2, 0, -Vdc/2), giúp giảm 50% ứng suất điện áp dv/dt trên mỗi linh kiện bán dẫn. Nhờ đó, tổn thất đóng ngắt giảm khoảng 20% và sóng hài bậc cao giảm rõ rệt ở cùng tần số đóng ngắt 10kHz.

  2. Tại sao kỹ thuật điều chế GNPWM lại tối ưu hơn SVPWM kinh điển? GNPWM sử dụng trực tiếp các giá trị cực đại, trung bình, cực tiểu và 4 phương trình đường biên để tính toán chu kỳ nhiệm vụ mà không cần xác định góc pha hay tính các hàm lượng giác phức tạp. Phương pháp này giảm hơn 30% khối lượng tính toán trên DSP TMS320F28379D, giúp rút ngắn chu kỳ thực thi thuật toán.

  3. Điện áp Common Mode gây ra tác hại gì và giải pháp xử lý trong luận văn là gì? Điện áp Common Mode phát sinh từ quá trình đóng ngắt van bán dẫn tạo ra dòng rò qua điện dung ký sinh, gây ăn mòn ổ bi động cơ và nhiễu sóng điện từ EMI. Luận văn sử dụng chiến lược chọn lọc vector trung và vector zero để giảm biên độ CMV từ Vdc/2 xuống còn Vdc/6 hoặc triệt tiêu về 0V.

  4. Hệ số phân phối x trong kỹ thuật GNPWM có ý nghĩa gì đối với việc cân bằng tụ DC? Hệ số x là tỷ lệ thời gian tác động giữa các cặp vector nhỏ dự phòng như POO và ONN. Bằng cách điều chỉnh x linh hoạt từ 0 đến 1 theo thời gian thực, dòng trung tính tích lũy được triệt tiêu về 0A, giữ độ lệch áp giữa hai tụ DC luôn nhỏ hơn 1%.

  5. Vì sao thuật toán DSOGI-PLL được ưu tiên sử dụng thay thế cho SRF-PLL khi nối lưới? Khi lưới điện gặp sự cố sụt áp không đối xứng 10% đến 30%, thuật toán SRF-PLL truyền thống xuất hiện dao động góc pha do ảnh hưởng của thành phần thứ tự nghịch. DSOGI-PLL tích hợp hai bộ tích phân bậc hai giúp lọc sạch thành phần thứ tự thuận, bám góc pha chuẩn xác chỉ trong 10 đến 15ms.

Kết luận

  • Xây dựng thành công mô hình giải tích toàn diện và nguyên lý chuyển mạch của nghịch lưu ba pha ba bậc T-NPC với 12 khóa công suất.
  • Đề xuất kỹ thuật điều chế vector không gian tổng quát GNPWM giúp giảm 35% thời gian tính toán và tối ưu hóa thời gian phát xung trên DSP.
  • Kiểm soát thành công dòng trung tính và duy trì độ lệch áp hai tụ DC dưới mức 0.8% thông qua việc hiệu chỉnh hệ số phân phối x.
  • Hiện thực hóa hệ thống điều khiển nối lưới vòng kín kết hợp DSOGI-PLL, hạ thấp độ méo hài dòng điện THDi xuống 2.85% đạt chuẩn quốc tế.
  • Kiểm chứng tính khả thi và độ chính xác qua 60 kịch bản mô phỏng PLECS và thử nghiệm phần cứng trên vi xử lý TMS320F28379D.

Công trình mở ra giải pháp công nghệ quan trọng giúp nâng cao hiệu suất các bộ biến tần năng lượng tái tạo lên trên 98.5%. Giai đoạn nghiên cứu tiếp theo sẽ tập trung ứng dụng linh kiện bán dẫn SiC MOSFET và tích hợp các thuật toán điều khiển thích nghi trong giai đoạn 2024-2025. Độc giả quan tâm có thể liên hệ nhóm tác giả hoặc tra cứu toàn văn luận văn tại Trường Đại học Bách Khoa - ĐHQG TP.HCM để tiếp cận chi tiết mô hình toán học và sơ đồ phần cứng.