I. Luận Văn Thạc Sĩ
Luận Văn Thạc Sĩ của Trần Trung Hiếu tập trung vào việc xử lý nội dung gói tin cho hệ thống phát hiện xâm nhập mạng trên nền tảng FPGA. Nghiên cứu này nhằm giải quyết các thách thức trong việc phát hiện các cuộc tấn công mạng với tốc độ cao và độ chính xác cao. Luận văn đã được hoàn thành tại Trường Đại học Bách Khoa, ĐHQG TP.HCM dưới sự hướng dẫn của TS. Trần Ngọc Thịnh. Công trình này đóng góp quan trọng vào lĩnh vực an ninh mạng và công nghệ FPGA, đặc biệt là trong việc xử lý dữ liệu mạng và phát hiện xâm nhập.
1.1. Tính cấp thiết của đề tài
Với sự phát triển mạnh mẽ của mạng máy tính, các mối đe dọa như virus, spam, và mã độc ngày càng tinh vi. Hệ thống phát hiện xâm nhập mạng (NIDS) trở thành giải pháp quan trọng để bảo vệ an ninh mạng. Tuy nhiên, các giải pháp phần mềm truyền thống không đáp ứng được tốc độ xử lý dữ liệu mạng hiện đại. Do đó, việc triển khai NIDS trên FPGA là cần thiết để đạt được hiệu suất cao và độ chính xác.
1.2. Phát biểu vấn đề
Luận văn tập trung vào việc thiết kế module xử lý nội dung gói tin trên FPGA, đặc biệt là phần payload của gói dữ liệu. Module này sử dụng các thuật toán so trùng mẫu để phát hiện các dấu hiệu tấn công. Việc hiện thực trên phần cứng đòi hỏi tối ưu hóa tài nguyên và đảm bảo tốc độ xử lý cao.
II. Xử Lý Nội Dung Gói Tin
Xử lý nội dung gói tin là trọng tâm của luận văn, đặc biệt là việc phân tích và so trùng mẫu trong phần payload của gói dữ liệu. Luận văn đề xuất các phương pháp so trùng mẫu tĩnh và so trùng mẫu động trên FPGA, kết hợp với các ràng buộc đa mẫu để hỗ trợ các luật NIDS hoàn chỉnh.
2.1. So trùng mẫu tĩnh
Luận văn áp dụng phương pháp Cuckoo Hashing để so trùng mẫu tĩnh. Kết quả thử nghiệm cho thấy kiến trúc này hỗ trợ hơn 8000 mẫu tĩnh với kích thước tập ký tự lên đến 115K, đạt hiệu quả cao về tài nguyên phần cứng.
2.2. So trùng mẫu động
Phương pháp máy trạng thái không đơn định (NFA) được sử dụng để so trùng mẫu động. Luận văn đề xuất kỹ thuật chia sẻ mẫu con infix và suffix giữa các mẫu động, giúp tiết kiệm tới 42% LUT và 32% FFs so với phương pháp truyền thống.
III. Hệ Thống Phát Hiện Xâm Nhập Mạng
Hệ thống phát hiện xâm nhập mạng (NIDS) là giải pháp quan trọng để bảo vệ an ninh mạng. Luận văn tập trung vào việc thiết kế và hiện thực NIDS trên FPGA, đặc biệt là module xử lý payload của gói dữ liệu. Kiến trúc phần cứng được thiết kế để đạt tốc độ xử lý Gbps và hỗ trợ đầy đủ các dạng luật của Snort.
3.1. Kiến trúc phần cứng
Kiến trúc phần cứng bao gồm các module so trùng mẫu tĩnh, so trùng mẫu động, và kết hợp mẫu. Module này được thiết kế để tối ưu hóa tài nguyên và đảm bảo tốc độ xử lý cao.
3.2. Phân tích và tổng hợp luật
Luận văn đề xuất quy trình tự động phân tích và xây dựng máy so trùng đa mẫu từ tập luật của NIDS. Công cụ này cho phép cập nhật và xây dựng hệ thống nhanh chóng khi có thay đổi trong tập luật.
IV. Công Nghệ FPGA
Công nghệ FPGA được sử dụng để hiện thực hệ thống phát hiện xâm nhập mạng với tốc độ cao và độ chính xác cao. Luận văn tập trung vào việc tối ưu hóa tài nguyên phần cứng và đảm bảo tính linh hoạt trong việc cập nhật tập luật.
4.1. Thiết kế FPGA
Luận văn trình bày chi tiết thiết kế FPGA cho module so trùng mẫu, bao gồm các module Cuckoo Hashing và NFA. Thiết kế này đạt được hiệu suất cao và tiết kiệm tài nguyên phần cứng.
4.2. Thử nghiệm và đánh giá
Hệ thống được thử nghiệm trên nền tảng NetFPGA và công cụ mô phỏng của Xilinx. Kết quả cho thấy hệ thống đạt được tốc độ xử lý Gbps và hỗ trợ đầy đủ các dạng luật của Snort.
V. An Ninh Mạng và Ứng Dụng Thực Tế
Luận văn đóng góp quan trọng vào lĩnh vực an ninh mạng bằng cách đề xuất giải pháp xử lý nội dung gói tin trên FPGA. Công trình này có ứng dụng thực tế trong việc bảo vệ mạng máy tính khỏi các cuộc tấn công mạng.
5.1. Giá trị thực tiễn
Luận văn cung cấp giải pháp hiệu quả để phát hiện các cuộc tấn công mạng với tốc độ cao và độ chính xác cao. Công trình này có thể được áp dụng trong các hệ thống mạng lớn để bảo vệ an ninh mạng.
5.2. Hướng phát triển tương lai
Nghiên cứu này mở ra hướng phát triển mới trong việc sử dụng FPGA để xử lý dữ liệu mạng và phát hiện xâm nhập. Các nghiên cứu tiếp theo có thể tập trung vào việc tối ưu hóa hơn nữa kiến trúc phần cứng và mở rộng hỗ trợ cho các dạng luật phức tạp hơn.
