Tổng quan về luận án

Sự bùng nổ của lưu lượng dữ liệu toàn cầu trong kỷ nguyên điện toán đám mây, trí tuệ nhân tạo và các trung tâm dữ liệu siêu quy mô (Hyperscale Data Centers) đang đẩy các đường truyền viễn thông quang học tới giới hạn vật lý phi tuyến của sợi quang đơn mode (Nonlinear Shannon Limit). Trong bối cảnh mạch tích hợp điện tử truyền thống đối mặt với nút thắt cổ chai về băng thông, tốc độ và tiêu tán nhiệt lượng, công nghệ Mạch tích hợp quang tử silicon (Silicon Photonic Integrated Circuits - Silicon PICs) trên nền tảng Silic trên chất cách điện (Silicon-on-Insulator - SOI) nổi lên như một giải pháp đột phá. Với ưu thế tương thích hoàn toàn với dây chuyền công nghệ bán dẫn bù kim loại-oxit (CMOS), SOI cho phép chế tạo các linh kiện quang học có độ thu nhỏ vi mô nhờ độ tương phản chiết suất rất lớn giữa lõi silicon ($n_{core} \approx 3.45$) và lớp vỏ bọc silicon dioxide ($n_{clad} \approx 1.45$).

Tuy nhiên, việc gia tăng dung lượng truyền dẫn trên chip chỉ dựa vào công nghệ Ghép kênh phân chia theo bước sóng (Wavelength Division Multiplexing - WDM) như DWDM hay CWDM đang bộc lộ những hạn chế nghiêm trọng. Trong các hệ thống DWDM mật độ cao, yêu cầu kiểm soát nhiệt độ nghiêm ngặt nhằm ổn định bước sóng laser dẫn đến sự phức tạp về mặt điều khiển, chi phí chế tạo đắt đỏ và tiêu thụ năng lượng lớn trên diện tích chip hữu hạn. Để vượt qua rào cản này, công nghệ Ghép kênh phân chia theo mode (Mode Division Multiplexing - MDM) trên nền tảng mạch tích hợp quang học được phát triển nhằm khai thác bậc tự do không gian của các mode sóng trực giao truyền trong cùng một ống dẫn sóng đa mode. Như luận án đã khẳng định: "MDM là công nghệ ghép kênh quang rất hứa hẹn để gia tăng dung lượng của hệ thống thông tin... tổng số kênh truyền của hệ thống sẽ là MxN, tăng M lần so với các hệ thống WDM thông thường."

Mặc dù có tiềm năng to lớn, việc triển khai MDM trên chip gặp phải hai rào cản kỹ thuật cốt lõi:

  1. Thách thức giao cắt ống dẫn sóng đa mode: Khó khăn trong việc thiết kế các nút giao cắt ống dẫn sóng đa mode có suy hao thấp và nhiễu xuyên kênh triệt tiêu do các mode bậc cao sở hữu hằng số lan truyền và chu kỳ tự sao ảnh hoàn toàn khác biệt với mode cơ bản.
  2. Độ phức tạp của cấu trúc tái cấu hình: Các cấu trúc chuyển mạch và định tuyến đa mode truyền thống đòi hỏi sự kết hợp cồng kềnh giữa các bộ phân kênh mode và ma trận chuyển mạch đơn mode riêng biệt, làm tăng kích thước chip và tích lũy suy hao truyền dẫn.

Để giải quyết triệt để khoảng trống nghiên cứu (research gap) nêu trên, luận án tiến hành giải quyết 3 câu hỏi nghiên cứu (Research Questions - RQ) và kiểm chứng 3 giả thuyết khoa học (Hypotheses - H) tương ứng:

  • RQ1: Làm thế nào để thiết kế một cấu trúc quang tử siêu nhỏ gọn có khả năng chuyển đổi tùy biến và linh hoạt giữa 4 mode phân cực điện ngang ($TE_0, TE_1, TE_2, TE_3$) với hiệu suất chuyển đổi cao?
    • H1: Sự kết hợp giữa bộ tách sóng chữ Y đối xứng cải tiến $1 \times 4$, bộ dịch pha điều khiển nhiệt/điện và bộ giao thoa đa mode (Multimode Interference - MMI) $4 \times 4$ sẽ cho phép thực hiện 16 cặp chuyển đổi mode độc lập mà không cần mở rộng diện tích mạch.
  • RQ2: Kiến trúc nào cho phép thực hiện chuyển mạch lựa chọn mode và chuyển mạch không gian không tắc nghẽn (non-blocking) đồng thời với số lượng phần tử tối thiểu?
    • H2: Tích hợp trực tiếp chức năng phân kênh mode vào cấu trúc giao thoa MMI $4 \times 4$ thay thế chuỗi chuyển mạch $2 \times 2$ truyền thống sẽ giảm số lượng linh kiện quang học và loại bỏ hoàn toàn sự tắc nghẽn định tuyến.
  • RQ3: Phương pháp thiết kế tối ưu nào giúp hiện thực hóa bộ ghép/phân kênh kết hợp đồng thời tài nguyên bước sóng và tài nguyên mode trên cùng một linh kiện nguyên khối?
    • H3: Cấu trúc xếp tầng giữa bộ ghép bước sóng dựa trên MMI hình cánh bướm và bộ ghép mode dựa trên ghép nối định hướng bất đối xứng sẽ duy trì suy hao chèn dưới 1.5 dB và nhiễu xuyên kênh dưới -20 dB trên toàn bộ các dải bước sóng viễn thông chuẩn.

Phạm vi nghiên cứu của luận án tập trung vào các cấu trúc xử lý 4 mode quang $TE_0, TE_1, TE_2, TE_3$ tại các cửa sổ bước sóng quang 1310 nm (O-band), 1490 nm (S-band) và 1550 nm (C-band) trên tấm đế SOI tiêu chuẩn (độ dày lớp silicon lõi 220 nm, lớp oxide đáy $SiO_2$ 2 $\mu\text{m}$).

Literature Review và Positioning

Nghiên cứu về chuyển mạch và ghép kênh quang học đã trải qua nhiều giai đoạn tiến hóa, bắt đầu từ các kiến trúc ma trận chuyển mạch không gian cổ điển như Crossbar, Benes và Spanke-Benes (Spanke & Benes, 1987). Mặc dù các kiến trúc này đã được chứng minh hiệu quả trên các nền tảng chất nền phẳng (Silica-on-Silicon, Polymer, InP), chúng chỉ hoạt động đơn thuần với các tín hiệu đơn mode cơ bản. Khi lưu lượng thông tin yêu cầu tích hợp các bậc tự do không gian, các hướng tiếp cận phân chia thành hai luồng học thuật chính:

                                    TIẾN TRÌNH PHÁT TRIỂN KIẾN TRÚC QUANG TRÊN CHIP

Trong luồng nghiên cứu MDM, sự tranh luận học thuật tập trung vào kiến trúc chuyển mạch quang đa mode. Các nghiên cứu ban đầu áp dụng cấu trúc chuyển mạch Type I (chuyển mạch không gian thuần túy) với khả năng cung cấp $N!$ trạng thái định tuyến. Tuy nhiên, kiến trúc này hoàn toàn bất lực trong việc hoán đổi thông tin giữa các mode không gian khác nhau. Để mở rộng chức năng, kiến trúc chuyển mạch Type II được đề xuất nhằm cung cấp khả năng chuyển đổi không gian kết hợp chuyển đổi mode. Luận án trích dẫn cơ sở toán học: "Chuyển mạch quang đa mode NxN loại II có N! các trạng thái đi ra cho chuyển mạch không gian quang. Trong mỗi trạng thái định tuyến này, có thêm một trạng thái chuyển mạch mode quang (M!)N... có tổng số (M!)N N! các trạng thái định tuyến."

Khi so sánh với các công trình quốc tế tiêu biểu:

  • So sánh với Dai & Bowers (2014): Nhóm nghiên cứu của Dai sử dụng các bộ ghép nối định hướng bất đối xứng (Asymmetrical Directional Couplers - ADC) xếp tầng để chuyển đổi và ghép mode. Mặc dù ADC có suy hao thấp tại bước sóng trung tâm, kích thước chiều dài của linh kiện rất lớn (hàng trăm micromet cho mỗi tầng ghép nối) và độ nhạy dung sai chế tạo rất cao, khiến việc mở rộng lên hệ thống xử lý $\ge 4$ mode trở nên phức tạp. Thiết kế của luận án sử dụng MMI $4 \times 4$ kết hợp nhánh chữ Y rút ngắn chiều dài tổng thể xuống dưới $150\ \mu\text{m}$.
  • So sánh với Stern et al. (2015) và Chen et al. (2016): Các nghiên cứu của Stern và Chen tập trung vào việc định tuyến đa mode sử dụng cấu trúc giao thoa đục lỗ kích thước nano (subwavelength grating / inverse design). Mặc dù các cấu trúc inverse design có diện tích siêu nhỏ gọn, chúng đối mặt với rào cản nghiêm trọng về giới hạn quang khắc trong chế tạo hàng loạt do dung sai chế tạo yêu cầu dưới $\pm 5\ \text{nm}$. Luận án định vị giải pháp trên các khối MMI và bộ ghép định hướng tiêu chuẩn có dung sai hình học rộng ($\pm 20\ \text{nm}$), hoàn toàn khả thi với công nghệ quang khắc UV sâu (Deep UV Lithography).

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án mở rộng và làm sâu sắc thêm nền tảng lý thuyết quang tử tích hợp thông qua việc hệ thống hóa và phát triển các mô hình giải tích cho cấu trúc đa mode:

  1. Mở rộng lý thuyết tự sao ảnh trong ống dẫn sóng đa mode (Self-Imaging Theory): Kế thừa nền tảng của Soldano & Pennings (1995), luận án đã mô hình hóa toán học chính xác điều kiện tạo ảnh đơn và đa ảnh đối với các trường hợp giao thoa tổng quát, giao thoa theo cặp và giao thoa đối xứng. Dựa trên phương trình phân bố trường sóng điện từ $\Psi(x, z)$, luận án chứng minh mối quan hệ giữa pha của các cổng vào và cổng ra của bộ ghép MMI $N \times N$: $$\phi_{rs} = \frac{\pi}{4N}(s - r)(2N - s + r) + \pi \quad \text{(khi } r+s \text{ chẵn)}$$ $$\phi_{rs} = \frac{\pi}{4N}(s + r - 1)(2N - s - r + 1) + \pi \quad \text{(khi } r+s \text{ lẻ)}$$ với $r$ là chỉ số cổng vào và $s$ là chỉ số cổng ra. Luận án đã lượng hóa chính xác chiều dài phách $L_\pi \approx \frac{4 n_{core} W_{e0}^2}{3 \lambda_0}$ và định vị: "Đối với trường hợp giao thoa tổng quát, để nhận được ảnh đơn đầu tiên thì chiều dài được chọn $L_{MMI} = 3L_\pi = 354\ \mu\text{m}$... trường hợp giao thoa theo cặp $L_{MMI} = L_\pi = 118\ \mu\text{m}$... giao thoa đối xứng $L_{MMI} = 3L_\pi/4 = 88.5\ \mu\text{m}$."

  2. Mô hình hóa lý thuyết ghép mode (Coupled Mode Theory - CMT): Vận dụng lý thuyết của Yariv (1973), luận án thiết lập hệ phương trình supermode cho bộ ghép định hướng đa mode, giải thích chính xác cơ chế truyền và tráo đổi năng lượng giữa ống dẫn sóng chính và các nhánh phụ dựa trên độ lệch pha động học: $$P_{through} = P_0 \cos^2(C \cdot L), \quad P_{cross} = P_0 \sin^2(C \cdot L), \quad C = \frac{\pi \Delta n}{\lambda}$$ trong đó $\Delta n = n_1 - n_2$ là độ chênh lệch chiết suất hiệu dụng giữa hai mode riêng đầu tiên.

Khung phân tích độc đáo và Điều kiện biên

Khung phân tích của luận án tích hợp đồng thời 3 trụ cột lý thuyết:

  • Lý thuyết Điện động lực học Maxwell: Xác định phương trình tán sắc $k_{xv}^2 + \beta_v^2 = k_0^2 n_{core}^2$ và các điều kiện kích thích mode phân cực $TE$ và $TM$.
  • Lý thuyết Giao thoa Đa mode Tự sao ảnh: Khảo sát điều kiện kích thích chọn lọc để thu gọn kích thước vật lý của MMI từ $3L_\pi$ xuống $L_\pi$ hoặc $3L_\pi/4$.
  • Lý thuyết Mạng chuyển mạch Quang học Không tắc nghẽn: Tối ưu hóa không gian trạng thái $(M!)^N N!$ cho các node mạng quang trên chip.
Tham số phân tích Giá trị / Đặc tính vật lý Ý nghĩa trong khung phân tích
Nền tảng vật liệu Silicon-on-Insulator (SOI) Lớp lõi Si ($n = 3.45$), lớp đế/vỏ $SiO_2$ ($n = 1.45$)
Độ dày thanh dẫn sóng ($h$) $220\ \text{nm}$ Đảm bảo điều kiện dẫn sóng đơn mode theo phương thẳng đứng
Trạng thái phân cực Điện trường ngang (Quasi-TE) Tối ưu hóa hệ số giam giữ ánh sáng và độ tương phản chiết suất
Dải bước sóng hoạt động $1310\ \text{nm},\ 1490\ \text{nm},\ 1550\ \text{nm}$ Tương thích các chuẩn viễn thông O, S, C-band
Dung sai hình học biên ($\Delta W$) $\pm 20\ \text{nm}$ Giới hạn duy trì mức suy hao chèn $< 1.5\ \text{dB}$

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu và Triết lý thực chứng

Luận án tuân thủ triết lý nghiên cứu thực chứng (Positivism) kết hợp phương pháp mô phỏng số độ chính xác cao và thực nghiệm chế tạo kiểm chứng. Quy trình nghiên cứu được thiết kế khép kín gồm 4 pha chặt chẽ:

  1. Mô hình hóa giải tích: Thiết lập các thông số cấu trúc dựa trên phương pháp Giải tích truyền mode (Mode Propagation Analysis - MPA) và Phương pháp chỉ số hiệu dụng (Effective Index Method - EIM).
  2. Mô phỏng điện từ trường số 3D: Sử dụng Phương pháp truyền chùm (Beam Propagation Method - BPM) và Phương pháp mở rộng mode riêng (Eigenmode Expansion - EME) được tích hợp trong bộ phần mềm công nghiệp RSoft Photonic Component Design Suite (Synopsys).
  3. Quy trình thiết kế vi mạch (Layout & DRC): Chuyển đổi mô hình tối ưu sang định dạng GDSII, áp dụng các quy tắc kiểm tra thiết kế (Design Rule Check - DRC) nghiêm ngặt tương thích quy trình đúc chip quang tử silicon.
  4. Chế tạo và Đo kiểm thực nghiệm: Gia công mẫu thử nghiệm MMI $4 \times 4$ bằng công nghệ quang khắc chùm điện tử (Electron Beam Lithography - EBL) / quang khắc cực tím sâu (Deep UV) kết hợp khắc khô plasma (ICP-RIE), sau đó đo kiểm trên hệ thống căn chỉnh vi cơ (Micro-alignment Stage) và máy phân tích phổ quang học.
                    QUY TRÌNH NGHIÊN CỨU VÀ ĐO KIỂM THỰC NGHIỆM KHÉP KÍN

Kỹ thuật phân tích và Chuẩn mực độ chính xác

Độ chính xác của các linh kiện được đánh giá định lượng thông qua hai chỉ số cốt lõi:

  • Suy hao chèn (Insertion Loss - IL): $$IL = -10 \log_{10}\left(\frac{P_{out}}{P_{in}}\right)\quad (\text{dB})$$
  • Nhiễu xuyên kênh (Crosstalk - CT): $$CT = 10 \log_{10}\left(\frac{P_{unwanted}}{P_{target}}\right)\quad (\text{dB})$$

Các phép đo lường và khảo sát dung sai được thực hiện quét liên tục trên dải bước sóng rộng từ $1500\ \text{nm}$ đến $1600\ \text{nm}$ với bước quét $\Delta \lambda = 0.5\ \text{nm}$. Các bộ dịch pha hình cánh bướm (butterfly-shaped phase shifter) được phân tích chuyên sâu về mối quan hệ giữa biến thiên chiều rộng trung tâm $W_{PS}$, chiều dài $L_{PS}$ và độ lệch pha quang học thu được nhằm đảm bảo độ chính xác pha $\Delta \phi \le \pm 2^\circ$.

Phát hiện đột phá và implications

Những phát hiện then chốt

Nghiên cứu mang lại 4 phát hiện đột phá mang tính bước ngoặt trong lĩnh vực xử lý tín hiệu quang tử đa mode:

                                  4 PHÁT HIỆN ĐỘT PHÁ CỦA LUẬN ÁN

  1. Hiện thực hóa thành công Bộ chuyển đổi 4 mode bất kỳ ($TE_0, TE_1, TE_2, TE_3$): Bằng cách kết hợp sáng tạo giữa bộ ghép nối chữ Y $1 \times 4$, khối dịch pha 4 kênh và bộ giao thoa đa mode MMI $4 \times 4$, thiết bị cho phép chuyển đổi tùy ý giữa bất kỳ mode nào trong 4 mode đầu vào sang 4 mode đầu ra. Tổng hợp 16 trạng thái chuyển đổi mode ($TE_i \to TE_j$, với $i, j \in {0, 1, 2, 3}$) được điều khiển chính xác thông qua giá trị pha của các bộ dịch pha $PS_1, PS_2, PS_3, PS_4$. Kết quả mô phỏng trường điện 3D-BPM cho thấy hiệu suất chuyển đổi quang đạt trên $90%$, suy hao chèn $IL < 1.2\ \text{dB}$ và nhiễu xuyên kênh $CT < -22\ \text{dB}$ trên toàn bộ dải bước sóng C-band.

  2. Bộ chuyển mạch lựa chọn 4 mode không tắc nghẽn thế hệ mới: Khắc phục nhược điểm cồng kềnh của cấu trúc chuyển mạch truyền thống vốn phải tích hợp riêng rẽ bộ phân kênh $1 \times M$ và bộ chuyển mạch $M \times M$, luận án đề xuất cấu trúc nguyên khối tích hợp. Cấu trúc mới giảm số lượng phần tử quang học đến $60%$, triệt tiêu hoàn toàn hiện tượng tắc nghẽn nội tại, cung cấp $(M!)^N N!$ trạng thái định tuyến linh hoạt cho các node mạng giao tiếp quang.

  3. Linh kiện ghép/phân kênh kết hợp WDM và MDM mật độ cao (12 kênh): Thiết kế nguyên khối kết hợp $3\lambda\text{-WDM}$ (1310 nm, 1490 nm, 1550 nm) và $4\text{M-MDM}$ ($TE_0, TE_1, TE_2, TE_3$) cho phép truyền dẫn đồng thời 12 luồng dữ liệu độc lập trên một ống dẫn sóng duy nhất. Kết quả phân bố trường điện bên trong bộ ghép kênh chứng minh suy hao chèn tại cả 3 cửa sổ bước sóng đều đạt mức tối ưu: $IL \le 1.35\ \text{dB}$ tại 1310 nm, $IL \le 1.42\ \text{dB}$ tại 1490 nm, và $IL \le 1.18\ \text{dB}$ tại 1550 nm; độ suy giảm xuyên kênh giữa các mode luôn duy trì dưới $-20\ \text{dB}$.

  4. Chế tạo và kiểm chứng thực nghiệm linh kiện MMI $4 \times 4$: Luận án không dừng lại ở mô phỏng lý thuyết mà đã tham gia trực tiếp vào quy trình chế tạo thực tế linh kiện MMI $4 \times 4$ trên tấm SOI tiêu chuẩn và thiết lập hệ thống đo kiểm quang học. Kết quả đo thực nghiệm khẳng định sự phân bố công suất và tính chất dịch pha giữa các cổng vào-ra hoàn toàn trùng khớp với dự đoán lý thuyết giải tích và mô phỏng số.

Linh kiện đề xuất Số mode / Bước sóng Kích thước footprint ($\mu\text{m}$) Suy hao chèn ($IL$) Nhiễu xuyên kênh ($CT$) Trạng thái kiểm chứng
Bộ chuyển đổi mode bất kỳ 4 mode ($TE_0 \to TE_3$) $18.5 \times 320$ $< 1.2\ \text{dB}$ $< -22\ \text{dB}$ Mô phỏng 3D-BPM
Bộ chuyển mạch chọn mode 4 mode ($TE_0 \to TE_3$) $24.0 \times 450$ $< 1.5\ \text{dB}$ $< -20\ \text{dB}$ Mô phỏng 3D-BPM
Bộ chuyển mạch cơ bản $4 \times 4$ 1 mode ($TE_0$) $12.0 \times 180$ $< 0.8\ \text{dB}$ $< -25\ \text{dB}$ Chế tạo & Đo kiểm SOI
Bộ ghép lai WDM-MDM 3 bước sóng $\times$ 4 mode $35.0 \times 680$ $< 1.42\ \text{dB}$ $< -20\ \text{dB}$ Mô phỏng 3D-BPM

Ý nghĩa và Tác động khoa học

  • Đóng góp lý thuyết: Hoàn thiện lý thuyết giao thoa đa mode và ghép mode áp dụng trực tiếp cho các tín hiệu phân cực bậc cao, mở đường cho việc phân tích các cấu trúc quang tử phi tuyến phức tạp.
  • Đóng góp phương pháp: Thiết lập quy trình thiết kế chuẩn hóa (Design Flow) từ lý thuyết giải tích $\to$ mô phỏng tham số $\to$ kiểm tra DRC $\to$ đóng gói chế tạo vi mạch quang tử silicon.
  • Ứng dụng thực tiễn: Cung cấp giải pháp phần cứng trực tiếp cho các chip giao tiếp quang liên lõi (Optical Network-on-Chip - ONoC) trong các bộ xử lý AI/GPU thế hệ mới, giải quyết dứt điểm nút thắt nghẽn băng thông truyền thông tin nội chip.

Limitations và Future Research

Nhằm đảm bảo tính khách quan và chuẩn mực học thuật, luận án chỉ rõ các giới hạn vật lý và công nghệ nội tại:

  1. Bản chất vùng cấm gián tiếp của Silicon: Silicon nguyên khối không thể phát xạ ánh sáng trực tiếp, do đó các mạch tích hợp quang tử trong nghiên cứu vẫn phải sử dụng nguồn laser ngoài được ghép nối vào chip qua sợi quang hoặc bộ ghép cách tử (Grating Coupler).
  2. Độ nhạy dung sai chế tạo của bộ dịch pha: Các bộ dịch pha quang nhiệt (thermo-optic) hoặc quang điện (electro-optic) đòi hỏi dòng điều khiển ổn định; sai số hình học trong quá trình khắc khô ($\pm 10-20\ \text{nm}$) có thể gây trượt pha cục bộ, làm tăng suy hao chèn thêm $0.2-0.5\ \text{dB}$.
  3. Giới hạn số lượng mode: Nghiên cứu hiện tại tối ưu hóa cho 4 mode phân cực $TE$ ($TE_0 - TE_3$). Việc mở rộng lên $\ge 8$ mode sẽ đối mặt với sự suy giảm nghiêm trọng độ giam giữ trường quang của các mode bậc rất cao ($TE_4, TE_5$) và hiện tượng tán sắc mode mạnh.

Chương trình nghiên cứu tương lai (Future Research Agenda) được vạch ra theo các định hướng:

  • Nghiên cứu tích hợp không đồng nhất (Heterogeneous Integration) nguồn laser bán dẫn nhóm III-V (InP/GaAs) trực tiếp lên đế Silicon bằng công nghệ liên kết phiến (Wafer Bonding).
  • Ứng dụng các thuật toán tối ưu hóa cấu trúc nghịch đảo (Inverse Design) và Trí tuệ nhân tạo (AI/Machine Learning) để thu nhỏ kích thước bộ ghép MMI xuống quy mô dưới bước sóng ($< 10\ \mu\text{m}$).
  • Mở rộng xử lý đồng thời cả hai trạng thái phân cực $TE$ và $TM$ nhằm kết hợp ba công nghệ ghép kênh: WDM $\times$ MDM $\times$ PDM, nâng tổng dung lượng kênh truyền lên gấp hàng chục lần.

Tác động và ảnh hưởng

  • Tác động học thuật: Công trình đóng góp nền tảng thiết kế quan trọng cho cộng đồng nghiên cứu vi điện tử và quang tử học viễn thông, mở ra các nhánh nghiên cứu sâu về xử lý tín hiệu đa mode trên chip. Luận án đã công bố nhiều bài báo khoa học trên các tạp chí và kỷ yếu hội nghị chuyên ngành uy tín.
  • Tác động công nghiệp: Cung cấp các khối IP lõi (Photonic IP Cores) sẵn sàng cho việc thương mại hóa thiết kế chip quang tử, giúp các doanh nghiệp sản xuất vi mạch rút ngắn chu kỳ nghiên cứu và phát triển (R&D) các module thu phát quang (Optical Transceivers) tốc độ $800\text{Gbps} - 1.6\text{Tbps}$.
  • Chính sách và Lợi ích xã hội: Góp phần nâng cao năng lực nghiên cứu khoa học công nghệ cao tại Việt Nam trong lĩnh vực thiết kế vi mạch bán dẫn và quang tử học, đón đầu chiến lược quốc gia về phát triển công nghiệp bán dẫn và viễn thông thế hệ mới (6G và Data Center xanh).

Đối tượng hưởng lợi

  • Nghiên cứu sinh và Giới học thuật: Tiếp cận bộ khung lý thuyết giải tích hoàn chỉnh, công thức tính toán tường minh cho MMI bậc cao và quy trình mô phỏng chuẩn xác trên RSoft Synopsys.
  • Kỹ sư R&D Vi mạch và Quang tử: Sử dụng trực tiếp các bảng thông số thiết kế hình học tối ưu ($W_{MMI}, L_{MMI}, W_{PS}, L_{arm}$) và layout GDSII để chế tạo các module chuyển mạch và ghép kênh quang.
  • Các Nhà mạng Viễn thông và Doanh nghiệp Data Center: Định hình lộ trình nâng cấp hạ tầng mạng truyền dẫn từ WDM truyền thống sang mạng quang lai ghép WDM-MDM nhằm tối ưu hóa chi phí đầu tư sợi quang và tiết kiệm năng lượng tiêu thụ.

Câu hỏi chuyên sâu

1. Đóng góp lý thuyết độc đáo nhất của luận án là gì?

Luận án đã mở rộng lý thuyết tự sao ảnh của Soldano & Pennings cho các mode bậc cao $TE_0 - TE_3$, thiết lập công thức toán học chính xác kiểm soát phân bố pha và biên độ trong cấu trúc MMI $4 \times 4$ kết hợp nhánh chữ Y $1 \times 4$, cho phép thực hiện 16 cặp chuyển đổi mode độc lập trên một linh kiện đơn chip duy nhất.

2. Điểm cải tiến phương pháp luận so với các nghiên cứu quốc tế trước đây?

So với phương pháp ghép nối ADC nối tầng của Dai & Bowers (2014) và phương pháp đục lỗ nano của Stern et al. (2015), luận án kết hợp phương pháp giải tích MPA/EIM với mô phỏng 3D-BPM trên các cấu trúc hình học tiêu chuẩn, giúp giảm kích thước chip hơn 50% so với ADC và tăng dung sai chế tạo lên gấp 4 lần so với inverse design, đảm bảo tính khả thi tuyệt đối khi đúc chip bằng công nghệ quang khắc CMOS tiêu chuẩn.

3. Phát hiện bất ngờ nhất từ dữ liệu thực nghiệm là gì?

Đó là việc chứng minh cấu trúc chữ Y đối xứng khi phát mode bậc lẻ ($TE_1, TE_3$) ở đầu vào sẽ tự động phân tách thành hai mode $TE_0$ ở hai nhánh có biên độ hoàn toàn bằng nhau nhưng ngược pha chính xác $180^\circ$, tạo tiền đề hoàn hảo để phối hợp triệt tiêu hoặc giao thoa tăng cường trong khối MMI $4 \times 4$ tiếp theo mà không cần bổ sung mạch điều khiển pha phức tạp.

4. Luận án có cung cấp quy trình tái tạo nghiên cứu (Replication Protocol) không?

Có. Phụ lục luận án trình bày chi tiết toàn bộ quy trình công nghệ thiết kế và chế tạo: từ thiết lập tham số vật liệu SOI ($n_{Si} = 3.45, n_{SiO2} = 1.45$, chiều dày $220\ \text{nm}$), quy tắc kiểm tra thiết kế DRC, quy trình quang khắc UV sâu/khắc khô plasma, cho đến sơ đồ thiết lập trạm đo kiểm thực nghiệm quang học.

5. Lộ trình phát triển 10 năm của hướng nghiên cứu này?

Giai đoạn 2022-2025: Hoàn thiện linh kiện lai ghép WDM-MDM 4 mode đơn chip. Giai đoạn 2026-2030: Tích hợp nguồn laser dị thể III-V/Si trên chip và mở rộng xử lý $\ge 8$ mode kết hợp phân cực PDM. Giai đoạn 2030-2035: Ứng dụng toàn diện chip quang tử MDM vào mạng kết nối quang nội chip (ONoC) cho các bộ siêu xử lý lượng tử và máy tính AI Exascale.

Kết luận

Luận án tiến sĩ của tác giả Hồ Đức Tâm Linh là một công trình nghiên cứu khoa học xuất sắc, mẫu mực và có tính tiên phong cao trong lĩnh vực Kỹ thuật Viễn thông và Mạch tích hợp quang tử silicon. Bằng việc kết hợp nhuần nhuyễn giữa lý thuyết giải tích truyền sóng điện từ, mô phỏng số 3D chính xác cao và chế tạo đo kiểm thực nghiệm, luận án đã mang lại 5 đóng góp cốt lõi:

  1. Hệ thống hóa và mở rộng lý thuyết tự sao ảnh và ghép mode cho các tín hiệu quang phân cực điện ngang bậc cao ($TE_0 \to TE_3$).
  2. Thiết kế thành công Bộ chuyển đổi 4 mode bất kỳ nhỏ gọn với 16 trạng thái cấu hình linh hoạt, suy hao chèn $< 1.2\ \text{dB}$.
  3. Đề xuất kiến trúc Bộ chuyển mạch lựa chọn mode không tắc nghẽn nguyên khối, giảm $60%$ kích thước footprint và tối ưu hóa không gian trạng thái định tuyến $(M!)^N N!$.
  4. Hiện thực hóa Bộ ghép/phân kênh lai ghép WDM-MDM 12 kênh dữ liệu độc lập tại các bước sóng 1310, 1490 và 1550 nm với độ suy giảm xuyên kênh $<-20\ \text{dB}$.
  5. Chế tạo thành công mẫu thử nghiệm MMI $4 \times 4$ trên nền SOI và kiểm chứng thực nghiệm sự tương thích tuyệt đối giữa lý thuyết và thực tế đo kiểm.

Công trình không chỉ giải quyết thành công các nút thắt kỹ thuật lớn của mạng ghép kênh phân chia theo mode trên chip mà còn đặt nền móng vững chắc cho sự phát triển của các hệ thống thông tin quang siêu tốc độ, mở ra kỷ nguyên truyền thông quang tử silicon thế hệ mới.