Tổng quan luận án

Luận án tiến sĩ kỹ thuật "Điều khiển dự báo với tập hữu hạn các giá trị đầu vào (FCS-MPC) cho nghịch lưu đa mức cầu H nối tầng" được thực hiện bởi nghiên cứu sinh Phó Bảo Bình, thuộc ngành Kỹ thuật điều khiển và tự động hóa (mã số: 9520216) tại Đại học Bách khoa Hà Nội, dưới sự hướng dẫn khoa học của PGS.TS Trần Trọng Minh và PGS.TS Vũ Hoàng Phương vào năm 2023.

Tính cấp thiết và khoảng trống nghiên cứu

Trong các hệ truyền động công suất cao và trung áp (Medium Voltage - MV), các loại phụ tải như máy nén khí, bơm, quạt gió và băng tải chiếm tới 85% cơ cấu sử dụng trong công nghiệp. Việc vận hành các hệ truyền động này đối mặt với các yêu cầu kỹ thuật: giảm tốc độ biến thiên điện áp ($dv/dt$), hạn chế điện áp common-mode (CMV) để tránh gây hỏng cách điện cuộn dây và ổ đỡ trục động cơ, đồng thời tối ưu hóa tổn hao đóng cắt trên các phần tử bán dẫn công suất. Nghịch lưu đa mức (MLI) cấu trúc cầu H nối tầng (CHB) là một giải pháp cấu trúc phổ biến cho các ứng dụng trung áp nhờ tính mô-đun hóa cao và số lượng linh kiện tối ưu.

Đối với giải thuật điều khiển, phương pháp điều khiển dự báo dựa trên mô hình với tập hữu hạn các giá trị đầu vào (FCS-MPC) cho thấy sự phù hợp với cấu trúc CHB nhờ khả năng xử lý đồng thời các bài toán đa biến, tích hợp nhiều ràng buộc phi tuyến và loại bỏ khâu điều chế trung gian. Tuy nhiên, phương pháp FCS-MPC tồn tại hai rào cản kỹ thuật chính:

  1. Hiện tượng sai lệch tĩnh (steady-state error): Phát sinh do sai số giữa tham số mô hình toán học dự báo và hệ thống vật lý thực tế, hoặc do tần số lấy mẫu bị giới hạn.
  2. Khối lượng tính toán tăng theo cấp số nhân: Trong điều khiển dự báo đa bước (multistep MPC), số lượng trạng thái đóng cắt cần kiểm tra tăng theo quy luật $m^{3N}$ ($m$ là số mức điện áp, $N$ là số bước dự báo), gây quá tải cho các bộ vi xử lý và cản trở việc thực thi trong thời gian thực.

Mục tiêu nghiên cứu

Luận án xác định ba mục tiêu cụ thể:

  1. Đề xuất thuật toán FCS-MPC tích hợp khâu tích phân nhằm triệt tiêu sai lệch trạng thái tĩnh mà không làm suy giảm đáp ứng động học của hệ thống.
  2. Xây dựng và tối ưu thuật toán giải mã mặt cầu K-best (K-best SDA) kết hợp giải thuật sắp xếp Bitonic để giảm khối lượng tính toán cho bài toán multistep MPC trên nghịch lưu CHB 11 mức cấp nguồn cho động cơ không đồng bộ (IM).
  3. Nghiên cứu cấu trúc điều khiển ANN-MPC dựa trên mạng nơ-ron nhân tạo nhằm xấp xỉ hành vi của bộ điều khiển multistep MPC, giảm sự phụ thuộc vào mô hình toán học và cho phép thực thi thời gian thực trên phần cứng số.

Đối tượng và phạm vi nghiên cứu

  • Đối tượng nghiên cứu: Bộ biến đổi nghịch lưu đa mức cấu trúc cầu H nối tầng (CHB-MLI) và hệ truyền động động cơ không đồng bộ ba pha rotor lồng sóc (IM).
  • Phạm vi nghiên cứu: Luận án tập trung vào mạch vòng điều khiển dòng điện stator của động cơ IM bằng kỹ thuật FCS-MPC trên hệ tọa độ quay $dq$. Mạch vòng ngoài điều khiển tốc độ quay và từ thông rotor sử dụng cấu trúc điều khiển tựa từ thông (FOC) với các bộ điều khiển PI truyền thống. Kiểm chứng thực nghiệm được thực hiện trên vi điều khiển FPGA (Kit Xilinx ZYBO Z7-20) kết hợp mạch lực nghịch lưu CHB 5 mức.

Tổng quan tài liệu và vị trí của luận án

Các hướng nghiên cứu đã được điểm lại

Luận án hệ thống hóa các cấu trúc biến đổi và phương pháp điều khiển trong các tài liệu chuyên ngành:

  • Về cấu trúc nghịch lưu đa mức: Tác giả phân tích và so sánh bốn cấu trúc chính gồm: nghịch lưu diode kẹp trung tính (NPC), nghịch lưu tụ bay (FC), nghịch lưu mô-đun hóa (MMC) và nghịch lưu cầu H nối tầng (CHB). Cấu trúc NPC gặp trở ngại về số lượng diode kẹp tăng cao và mất cân bằng điện áp khi số mức lớn. Cấu trúc FC đòi hỏi số lượng tụ điện lớn và phức tạp trong cân bằng điện áp tụ. Cấu trúc MMC tối ưu cho truyền tải điện cao áp một chiều (HVDC) nhưng yêu cầu điều khiển dao động điện áp tụ phức tạp ở dải tốc độ thấp. Cấu trúc CHB được đánh giá là tối ưu cho truyền động trung áp nhờ sử dụng ít phần tử nhất cho cùng số mức điện áp và cấu trúc mô-đun hóa độc lập.
  • Về phương pháp điều khiển: Các bộ điều khiển tuyến tính (PI, PR) kết hợp điều chế (PWM, SVM) gặp khó khăn khi tích hợp các ràng buộc phi tuyến như giới hạn dòng điện, điện áp CMV hay tối ưu tần số đóng cắt. Điều khiển trượt (SMC) và điều khiển trễ (Hysteresis) mang lại đáp ứng nhanh nhưng tạo ra tần số đóng cắt biến thiên, gây khó khăn cho việc thiết kế bộ lọc.
  • Về điều khiển dự báo (MPC): MPC được phân loại thành tập điều khiển liên tục (CCS-MPC) và tập điều khiển hữu hạn (FCS-MPC). Các công trình nghiên cứu MPC một bước (single-step MPC) cho thấy khả năng đáp ứng động học nhanh nhưng chất lượng trạng thái tĩnh còn hạn chế. Các nghiên cứu về multistep MPC khẳng định việc kéo dài khoảng dự báo ($N \ge 2$) giúp cải thiện độ méo sóng hài (THD) dòng điện và giảm đập mạch mô-men, nhưng làm bùng nổ khối lượng tính toán.
  • Về thuật toán tối ưu hóa cho multistep MPC: Thuật toán tìm kiếm toàn diện (ESA) chỉ áp dụng được với $N \le 2$. Thuật toán giải mã mặt cầu (SDA) sử dụng chiến lược tìm kiếm theo chiều sâu giúp thu hẹp không gian tìm kiếm nhưng vẫn mang tính tuần tự. Thuật toán K-best SDA áp dụng tìm kiếm song song theo chiều ngang, khắc phục tính tuần tự của SDA truyền thống.
  • Về ứng dụng mạng nơ-ron (ANN) trong MPC: Mạng nơ-ron truyền thẳng được các nghiên cứu trước sử dụng để tối ưu thông số trọng số hoặc điều khiển không mô hình, tạo cơ sở cho việc thay thế khối tính toán tối ưu trực tuyến.

Bảng so sánh các đặc tính của các phương pháp điều khiển nghịch lưu CHB

Phương pháp điều khiển Khâu điều chế Tần số đóng cắt Xử lý đa ràng buộc phi tuyến Khối lượng tính toán
Tuyến tính (PI, PR) Cần bộ điều chế (PWM/SVM) Cố định Khó tích hợp trực tiếp Thấp
Điều khiển trễ (Hysteresis) Không cần Thay đổi Kém Thấp
Điều khiển dự báo liên tục (CCS-MPC) Cần bộ điều chế Cố định Có thể tích hợp Trung bình
FCS-MPC đơn bước (Single-step) Không cần Thay đổi Tích hợp trực tiếp qua hàm mục tiêu Trung bình
FCS-MPC đa bước (Multistep SDA) Không cần Thay đổi Tích hợp trực tiếp qua hàm mục tiêu Rất cao (tuần tự)
Multistep MPC với K-best SDA Không cần Thay đổi Tích hợp trực tiếp qua hàm mục tiêu Cao (xử lý song song)
ANN-MPC (Đề xuất) Không cần Thay đổi Xấp xỉ theo mô hình huấn luyện Thấp (thực thi phần cứng)

Khoảng trống nghiên cứu được lựa chọn giải quyết

Luận án tập trung giải quyết:

  1. Triệt tiêu sai lệch dòng điện tĩnh trong FCS-MPC khi có sự sai lệch giữa mô hình toán học và tham số thực tế mà không cần dùng đến các bộ quan sát trạng thái phức tạp hay mạch vòng phụ trợ.
  2. Giảm thiểu số lượng nút kiểm tra và thời gian tính toán của multistep MPC trên hệ thống nghịch lưu CHB 11 mức thông qua thuật toán K-best SDA kết hợp sắp xếp Bitonic.
  3. Thực thi giải thuật multistep MPC trên phần cứng số FPGA trong thời gian thực bằng cấu trúc mạng nơ-ron ANN-MPC.

Cơ sở lý thuyết và phương pháp nghiên cứu

Cơ sở lý thuyết và mô hình toán học

  • Mô hình toán học nghịch lưu CHB: Nghịch lưu ba pha $m$ mức gồm $n$ cầu H mỗi pha ($m = 2n + 1$). Điện áp pha đầu ra được biểu diễn: $$v_{AN} = S_A \cdot V_{dc}, \quad v_{BN} = S_B \cdot V_{dc}, \quad v_{CN} = S_C \cdot V_{dc}$$ với $S_A, S_B, S_C \in {-n, \dots, 0, \dots, n}$. Điện áp common-mode ($v_{ZN}$) được tính theo công thức: $$v_{ZN} = \frac{1}{3}(v_{AN} + v_{BN} + v_{CN})$$ Hệ thống có tổng cộng $m^3$ trạng thái chuyển mạch và $(3m^2 - 3m + 1)$ vector điện áp không gian. Đối với hệ thống 11 mức ($n = 5$), tổng số trạng thái là $11^3 = 1331$ và số vector điện áp là 331.

  • Mô hình toán học động cơ không đồng bộ (IM): Mô hình trạng thái động học của động cơ IM trên hệ tọa độ quay $dq$ đồng bộ với vector từ thông rotor được mô tả qua hệ phương trình vi phân: $$\frac{di_{sd}}{dt} = -\left(\frac{1}{\sigma T_s} + \frac{1-\sigma}{\sigma T_r}\right)i_{sd} + \omega_s i_{sq} + \frac{1-\sigma}{\sigma T_r}\psi'{rd} + \frac{1-\sigma}{\sigma}\omega \psi'{rq} + \frac{1}{\sigma L_s}u_{sd}$$ $$\frac{di_{sq}}{dt} = -\omega_s i_{sd} - \left(\frac{1}{\sigma T_s} + \frac{1-\sigma}{\sigma T_r}\right)i_{sq} - \frac{1-\sigma}{\sigma}\omega \psi'{rd} + \frac{1-\sigma}{\sigma T_r}\psi'{rq} + \frac{1}{\sigma L_s}u_{sq}$$ $$\frac{d\psi'{rd}}{dt} = \frac{1}{T_r}i{sd} - \frac{1}{T_r}\psi'{rd} + (\omega_s - \omega)\psi'{rq}$$ $$\frac{d\psi'{rq}}{dt} = \frac{1}{T_r}i{sq} - (\omega_s - \omega)\psi'{rd} - \frac{1}{T_r}\psi'{rq}$$ Trong đó: $T_s = L_s/R_s$, $T_r = L_r/R_r$ là hằng số thời gian stator và rotor; $\sigma = 1 - L_m^2/(L_s L_r)$ là hệ số tiêu tán tổng; $\psi'{rd}, \psi'{rq}$ là từ thông rotor quy đổi; $\omega, \omega_s$ là tốc độ góc rotor và tốc độ đồng bộ.

  • Rời rạc hóa mô hình: Sử dụng phương pháp Euler tiến (Forward-Euler) với chu kỳ lấy mẫu $T_s$ để xác định phương trình trạng thái gián đoạn thời gian: $$\mathbf{x}[k+1] = \mathbf{A}\mathbf{x}[k] + \mathbf{B}\mathbf{u}[k]$$ với vector trạng thái $\mathbf{x} = [i_{sd}, i_{sq}, \psi'{rd}, \psi'{rq}]^T$ và vector điều khiển $\mathbf{u} = [S_A, S_B, S_C]^T$.

Phương pháp nghiên cứu

  • Phương pháp bù sai lệch tĩnh: Đưa thêm biến trạng thái bù $u_{offset}$ vào phương trình dự báo thông qua bộ tích phân số rời rạc: $$u_{offset}(z) = \frac{G_i(z+1)}{2(z-1)} \left(x_{ref}(z) - x(z)\right)$$
  • Phương pháp tối ưu hóa đa bước: Thiết lập hàm mục tiêu bậc hai tích hợp đa chỉ tiêu chất lượng (bám dòng điện, giảm CMV, giảm số lần chuyển mạch): $$J = \sum_{l=0}^{N-1} \left( |\mathbf{i}{sdq}^*[k+l+1] - \mathbf{i}{sdq}[k+l+1]|^2 + \lambda_{CMV} |v_{ZN}[k+l]|^2 + \lambda_{sw} |\Delta \mathbf{S}[k+l]|^2 \right)$$
  • Công cụ nghiên cứu và phần mềm: Mô phỏng số trên môi trường Matlab/Simulink; lập trình và triển khai thuật toán trên kit FPGA Xilinx ZYBO Z7-20 sử dụng ngôn ngữ mô tả phần cứng VHDL/Verilog; hệ thống thực nghiệm nghịch lưu CHB với mạch đo dòng, áp và tải thực tế.

Nội dung chính theo từng chương

Chương 1: Tổng quan

Chương 1 trình bày tổng quan lý thuyết về các bộ nghịch lưu đa mức và cấu trúc điều khiển động cơ không đồng bộ. Tác giả phân tích cấu trúc mạch lực CHB, chỉ rõ ưu thế về tính mô-đun hóa, khả năng nâng công suất bằng cách ghép nối các cầu H độc lập. Chương này làm rõ nguyên lý của phương pháp điều khiển dự báo dựa trên mô hình (MPC) và phân loại chi tiết thành CCS-MPC và FCS-MPC. Phân tích nguyên lý điều khiển khoảng dự báo dịch (RHC) và chỉ rõ các rào cản kỹ thuật của FCS-MPC: sự tồn tại của sai lệch tĩnh khi mô hình có sai số tham số, và sự bùng nổ khối lượng tính toán khi tăng số bước dự báo $N$ trên các bộ biến đổi nhiều mức. Từ đó, chương 1 xác lập cơ sở khoa học cho việc đề xuất khâu tích phân bù sai lệch, thuật toán K-best SDA và phương pháp học máy ANN-MPC.

Chương 2: FCS-MPC với mục đích triệt tiêu sai lệch tĩnh cho NLĐM cấu trúc CHB nối tải động cơ IM

Chương 2 thiết lập mô hình toán học chi tiết của hệ thống nghịch lưu CHB 11 mức nối tải động cơ IM trên hệ tọa độ $dq$. Tác giả phân tích nguyên nhân gây sai lệch tĩnh khi ma trận tham số hệ thống thực tế ($\mathbf{A}_p, \mathbf{B}_p$) sai lệch so với mô hình dự báo ($\mathbf{A}, \mathbf{B}$).

[xref(k) - x(k)] --> [ Bộ điều khiển tích phân Gi ] --> uoffset(k)
                                                            |
                                                            v
[x(k), u(k)] ------> [ Mô hình dự báo cải tiến ] ------> x[k+1] --> [ Tối ưu hàm mục tiêu J ] --> Sopt[k]

Một khâu tích phân số được thiết kế để tạo ra thành phần điện áp bù $u_{offset}$, đưa trực tiếp vào phương trình trạng thái dự báo dòng điện thay vì can thiệp vào hàm mục tiêu: $$i_{sd}[k+1] = f(i_{sd}[k], i_{sq}[k], \psi'{rd}[k], \psi'{rq}[k]) + \frac{T_s}{\sigma L_s} (u_{sd}[k] + u_{offset_d}[k])$$ $$i_{sq}[k+1] = f(i_{sd}[k], i_{sq}[k], \psi'{rd}[k], \psi'{rq}[k]) + \frac{T_s}{\sigma L_s} (u_{sq}[k] + u_{offset_q}[k])$$

Kết quả mô phỏng trên Matlab/Simulink được thực hiện qua các kịch bản:

  • Đặt tham số động cơ thay đổi đồng thời trong phạm vi $\pm 35%$ so với giá trị danh định.
  • Kịch bản 1: Tốc độ đặt thay đổi từ 0 đến $n_{ref}$ tại thời điểm $t = 0{,}5\text{ s}$ với tải quạt gió ($M_{load} \sim \omega^2$).
  • Kịch bản 2: Tốc độ đặt thay đổi với tải định mức không đổi.
  • Kịch bản 3: Đảo chiều quay động cơ từ $-n_{ref}$ đến $+n_{ref}$ tại thời điểm $t = 1{,}2\text{ s}$.

Kết quả kiểm chứng cho thấy: Phương pháp FCS-MPC tích hợp khâu tích phân đã triệt tiêu hoàn toàn sai lệch tĩnh của dòng điện $i_{sd}$ và $i_{sq}$ về 0, đồng thời duy trì khả năng giảm điện áp CMV và tối ưu số lần chuyển mạch của các van bán dẫn.

Chương 3: Thuật toán multistep MPC cho nghịch lưu đa mức cấu trúc CHB nối tải động cơ IM

Chương 3 giải quyết bài toán giảm khối lượng tính toán cho điều khiển dự báo đa bước ($N \ge 2$) trên nghịch lưu CHB 11 mức nối tải động cơ IM. Với cấu trúc 11 mức, số trạng thái chuyển mạch tại mỗi bước là $11^3 = 1331$. Nếu sử dụng thuật toán tìm kiếm toàn diện ESA với $N = 2$, số nút cần kiểm tra là $1331^2 = 1.771.561$ nút, vượt quá khả năng xử lý của các chip vi điều khiển hiện hành.

Tác giả phân tích thuật toán giải mã mặt cầu SDA (tìm kiếm theo chiều sâu) và đề xuất thuật toán K-best SDA (tìm kiếm song song theo chiều ngang). Trong thuật toán K-best SDA, tại mỗi mức của cây tìm kiếm, chỉ giữ lại một số lượng cố định $K$ nút ứng viên có giá trị hàm mục tiêu nhỏ nhất, các nhánh còn lại bị loại bỏ. Để tối ưu tốc độ tìm kiếm $K$ phần tử tối ưu trên phần cứng số, thuật toán sắp xếp song song Bitonic được tích hợp vào khối xử lý.

Mức k:       [ Nút gốc ]
                 |
        +--------+--------+ ... (1331 trạng thái)
        |        |        |
Mức k+1: ( Tính toán song song hàm chi phí và sắp xếp Bitonic )
        |
        +---> Giữ lại K nút tốt nhất (K-best)
                 |
        +--------+--------+ ... (K x 1331 đường đi)
        |        |        |
Mức k+2: ( Sắp xếp Bitonic và chọn nghiệm tối ưu cuối cùng Sopt )

Kết quả mô phỏng và so sánh định lượng:

  • Số lượng nút kiểm tra: K-best SDA giảm số nút cần xử lý từ hàng triệu nút xuống một số lượng cố định phụ thuộc vào hệ số $K$.
  • Chất lượng sóng hài: Sóng hài dòng điện THD giảm rõ rệt khi tăng số bước dự báo từ $N = 1$ lên $N = 2$ và $N = 3$.
  • Tần số đóng cắt trung bình: Giảm đáng kể so với phương pháp single-step MPC mà không làm suy giảm đáp ứng quá độ trong các chế độ khởi động, thay đổi tải và đảo chiều quay.

Chương 4: Xây dựng hệ thống thực nghiệm và kết quả

Chương 4 thực hiện hai nội dung thực nghiệm chính:

  1. Hiện thực hóa thuật toán multistep MPC với K-best SDA trên FPGA:

    • Triển khai kiến trúc phần cứng trên kit Xilinx ZYBO Z7-20.
    • Kết quả đo thời gian thực thi: So sánh thời gian thực hiện giữa SDA truyền thống và K-best SDA tại các bước dự báo $N = 1$ và $N = 2$. Thuật toán K-best SDA cho thời gian xử lý cố định và ngắn hơn, đảm bảo chu kỳ trích mẫu thời gian thực.
    • Dạng sóng điện áp và dòng điện trên tải được đo kiểm thực tế, xác nhận hiệu quả giảm điện áp CMV và giảm số lần chuyển mạch khi đưa các trọng số $\lambda_{CMV}$ và $\lambda_{sw}$ vào hàm mục tiêu.

  2. Đề xuất và thực nghiệm phương pháp ANN-MPC:

    • Xây dựng mạng nơ-ron truyền thẳng đa lớp (Feedforward Neural Network) được huấn luyện ngoại tuyến (offline training) bằng thuật toán lan truyền ngược Gradient Descent dựa trên tập dữ liệu thu thập từ bộ điều khiển multistep MPC.
    • Đầu vào của mạng ANN gồm các vector dòng điện đo về, dòng điện đặt và trạng thái đóng cắt trước đó; đầu ra của mạng là trạng thái đóng cắt tối ưu của các cầu H.
    • Mô hình thực nghiệm gồm hệ thống nghịch lưu CHB 3 pha 5 mức (mỗi pha 2 cell cầu H sử dụng MOSFET/IGBT), nguồn DC độc lập, bộ lọc LC và tải 3 pha.
    • Kết quả đo trên mô hình thực nghiệm: Dạng sóng điện áp 5 mức 3 pha, điện áp pha và dòng điện tải với bộ điều khiển ANN-MPC đạt chất lượng bám sát tương đương với thuật toán multistep MPC thông thường, nhưng giải phóng tài nguyên tính toán của FPGA và rút ngắn thời gian trích mẫu.

Kết quả và những đóng góp mới

Đóng góp về mặt lý luận khoa học

  1. Xây dựng giải thuật FCS-MPC đơn bước tích hợp khâu tích phân: Thiết lập cơ chế bù sai lệch mô hình thông qua biến điện áp bù $u_{offset}$, cho phép triệt tiêu sai lệch tĩnh dòng điện của động cơ IM trên hệ tọa độ quay $dq$ dưới điều kiện biến thiên tham số lên tới $35%$.
  2. Ứng dụng và cải tiến thuật toán K-best SDA kết hợp sắp xếp Bitonic: Giải quyết bài toán quá tải tính toán trong multistep MPC cho nghịch lưu CHB 11 mức, biến đổi bài toán tìm kiếm tuần tự theo chiều sâu thành bài toán tìm kiếm song song có cấu trúc cố định phù hợp với kiến trúc xử lý của phần cứng số.
  3. Đề xuất cấu trúc điều khiển ANN-MPC: Chứng minh tính khả thi của việc sử dụng mạng nơ-ron nhân tạo để ánh xạ phi tuyến luật điều khiển dự báo đa bước phức tạp thành mạng nơ-ron tính toán đơn giản, loại bỏ nhu cầu giải bài toán tối ưu trực tuyến.

Đóng góp về mặt thực tiễn

  • Thiết kế hoàn chỉnh phần cứng và giải thuật điều khiển trên nền tảng FPGA Xilinx ZYBO Z7-20 cho hệ thống nghịch lưu đa mức CHB.
  • Chế tạo và vận hành thành công mô hình thực nghiệm nghịch lưu CHB 3 pha 5 mức nối tải, kiểm chứng các dạng sóng điện áp đa mức, đáp ứng dòng điện và triệt tiêu điện áp common-mode trong điều kiện làm việc thực tế.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của luận án

  • Cấu trúc điều khiển tổng thể vẫn áp dụng mô hình lai: mạch vòng dòng điện bên trong sử dụng MPC, nhưng các mạch vòng ngoài (tốc độ và từ thông) vẫn phụ thuộc vào các bộ điều khiển PI truyền thống dựa trên nguyên lý FOC.
  • Kiểm chứng thực nghiệm phần cứng mới dừng lại ở cấu trúc nghịch lưu CHB 3 pha 5 mức với tải R-L và động cơ công suất nhỏ tại phòng thí nghiệm, chưa thực hiện thử nghiệm trên hệ truyền động công nghiệp trung áp thực tế với cấu trúc 11 mức do hạn chế về điều kiện nguồn lực thiết bị công suất lớn.
  • Mô hình mạng nơ-ron trong ANN-MPC được huấn luyện ngoại tuyến dựa trên tập dữ liệu mẫu cố định, chưa tích hợp thuật toán học trực tuyến (online learning) để tự thích nghi khi cấu hình hệ thống thay đổi lớn.

Hướng nghiên cứu tiếp theo

  • Nghiên cứu tích hợp toàn bộ các mạch vòng điều khiển (tốc độ, từ thông, dòng điện) vào một bộ điều khiển MPC duy nhất (Direct Speed/Torque MPC) không sử dụng cấu trúc nối tầng FOC-PI.
  • Mở rộng thuật toán K-best SDA và ANN-MPC cho các hệ thống nghịch lưu có số mức điện áp cao hơn ($m > 11$) và các cấu trúc biến đổi khác như MMC hoặc NPC trong các ứng dụng kết nối lưới và truyền tải điện HVDC.
  • Phát triển các cấu trúc mạng nơ-ron học sâu hoặc mạng nơ-ron thích nghi trực tuyến nhằm nâng cao độ bền vững của bộ điều khiển ANN-MPC trước các thay đổi lớn của thông số tải và điện áp lưới.

Giá trị tham khảo

Luận án cung cấp nguồn tư liệu học thuật và kỹ thuật thực nghiệm có giá trị đối với các nhóm đối tượng:

  • Nghiên cứu sinh và học viên cao học ngành Kỹ thuật điều khiển, Điện tử công suất và Truyền động điện: Có thể tham khảo phương pháp mô hình hóa trạng thái gián đoạn của động cơ không đồng bộ kết hợp nghịch lưu nhiều mức, cách thức xây dựng hàm mục tiêu đa biến và cơ chế tích hợp khâu tích phân bù sai lệch mô hình.
  • Giảng viên và nhà nghiên cứu: Cung cấp tài liệu tham khảo chi tiết về thuật toán giải mã mặt cầu (SDA, K-best SDA), thuật toán sắp xếp Bitonic và phương pháp áp dụng mạng nơ-ron nhân tạo xấp xỉ bộ điều khiển tối ưu.
  • Kỹ sư phát triển hệ thống nhúng và thiết bị điện tử công suất: Tham khảo cấu trúc hiện thực hóa phần cứng trên FPGA (sử dụng kit Xilinx ZYBO Z7-20), thiết kế mạch lực nghịch lưu CHB mô-đun, mạch đo lường dòng điện/điện áp và phương pháp tạo xung điều khiển van không qua khâu điều chế PWM truyền thống.

Câu hỏi thường gặp

1. Nguyên nhân chính gây ra sai lệch tĩnh trong giải thuật FCS-MPC truyền thống là gì và luận án xử lý bằng cách nào?

Sai lệch tĩnh trong FCS-MPC xuất hiện chủ yếu do sự không đồng nhất giữa các thông số trong mô hình toán học dự báo ($\mathbf{A}p, \mathbf{B}p$) với hệ thống vật lý thực tế ($\mathbf{A}, \mathbf{B}$), kết hợp với việc tần số lấy mẫu bị giới hạn. Luận án xử lý vấn đề này bằng cách đưa thêm một bộ điều khiển tích phân số lấy đầu vào là sai lệch giữa dòng điện đặt và dòng điện đo về ($x{ref} - x$) để tạo ra thành phần bù $u{offset}$, đưa trực tiếp vào phương trình trạng thái dự báo dòng điện ở chu kỳ tiếp theo mà không làm phức tạp hóa hàm mục tiêu.

2. Thuật toán K-best SDA khác biệt như thế nào so với thuật toán SDA truyền thống khi giải bài toán Multistep MPC?

Thuật toán SDA truyền thống thực hiện tìm kiếm tuần tự theo chiều sâu (depth-first search), chỉ kiểm tra từng nhánh và quay lui khi vượt ngưỡng bán kính hình cầu, dẫn đến thời gian tính toán thay đổi và mang tính tuần tự. Ngược lại, K-best SDA thực hiện tìm kiếm song song theo chiều ngang (breadth-first search), tại mỗi mức dự báo chỉ giữ lại đúng $K$ nút ứng viên có hàm mục tiêu nhỏ nhất thông qua giải thuật sắp xếp Bitonic. K-best SDA cố định được số lượng phép tính và thời gian thực thi, phù hợp để lập trình xử lý song song trên phần cứng FPGA.

3. Làm thế nào để giảm điện áp common-mode (CMV) trong hệ thống CHB khi không sử dụng khâu điều chế PWM?

Do FCS-MPC tác động trực tiếp lên các trạng thái đóng cắt của van mà không thông qua khâu điều chế, điện áp CMV được cực tiểu hóa bằng cách đưa trực tiếp biểu thức tính $v_{ZN} = \frac{1}{3}(v_{AN} + v_{BN} + v_{CN})$ vào hàm mục tiêu $J$ dưới dạng thành phần phạt bình phương có gắn trọng số: $\lambda_{CMV} |v_{ZN}|^2$. Thuật toán tối ưu sẽ tự động ưu tiên lựa chọn các tổ hợp đóng cắt tạo ra tổng điện áp pha bằng 0 hoặc có giá trị nhỏ nhất.

4. Mục đích của việc kết hợp mạng nơ-ron nhân tạo (ANN) với điều khiển dự báo trong cấu trúc ANN-MPC là gì?

Mục đích chính là giải phóng gánh nặng tính toán trực tuyến của vi điều khiển khi thực hiện multistep MPC. Mạng ANN được huấn luyện ngoại tuyến để học toàn bộ mối quan hệ phi tuyến giữa trạng thái đầu vào của hệ thống và tín hiệu đóng cắt tối ưu do bộ điều khiển multistep MPC tạo ra. Khi vận hành thời gian thực, FPGA chỉ cần thực hiện các phép tính nhân ma trận đơn giản của mạng nơ-ron thay vì phải giải bài toán tối ưu hóa phức tạp.

5. Nền tảng phần cứng và đối tượng thực nghiệm nào đã được sử dụng để kiểm chứng các giải thuật trong luận án?

Luận án sử dụng kit vi điều khiển SoC FPGA Xilinx ZYBO Z7-20 để nạp và thực thi các giải thuật điều khiển thời gian thực. Hệ thống thực nghiệm gồm mạch lực biến tần đa mức cấu trúc cầu H nối tầng 3 pha 5 mức (mỗi pha gồm 2 cell cầu H cấp bởi nguồn DC độc lập), bộ lọc đầu ra LC, các mạch đo dòng điện, điện áp và tải thuần trở kết hợp động cơ.

Kết luận

Luận án của tác giả Phó Bảo Bình đã giải quyết các hạn chế của phương pháp điều khiển dự báo FCS-MPC ứng dụng cho nghịch lưu đa mức cầu H nối tầng cấp nguồn cho động cơ không đồng bộ. Bằng việc tích hợp khâu tích phân số vào mô hình dự báo, phát triển thuật toán tối ưu K-best SDA kết hợp sắp xếp Bitonic cho multistep MPC, và đề xuất cấu trúc xấp xỉ mạng nơ-ron ANN-MPC, công trình đã hoàn thiện các giải pháp nâng cao chất lượng trạng thái tĩnh và giảm tải khối lượng tính toán. Toàn bộ các đề xuất lý thuyết đều được kiểm chứng chặt chẽ qua mô phỏng trên Matlab/Simulink và thực nghiệm trên nền tảng phần cứng FPGA.