CHƯƠNG 1. TỔNG QUAN VỀ TI-ADC TRONG KHỐI THU BĂNG RỘNG Chương này trình bày những đặc điểm của TI-ADC trong kiến trúc khối thu băng rộng, trong đó nhấn mạnh đến các sai lệch trong TI-ADC và kỹ thuật xử lý các sai lệch này. Từ việc mô hình hóa TI-ADC với các sai lệch giữa các sub- ADC, Luận án biểu diễn ảnh hưởng của các sai lệch này lên tín hiệu ra TI-ADC bằng phương trình toán học. Đó là cơ sở xây dựng các nguyên tắc hiệu chỉnh sai lệch của TI-ADC.
Bên cạnh đó chương này cũng chỉ ra các vấn đề cần giải quyết khi thiết kế và triển khai trên phần cứng bộ hiệu chỉnh sai lệch TI-ADC trong khối thu băng rộng. Đây là nền tảng cho những đề xuất ở các chương tiếp theo của Luận án. Kiến trúc khối thu băng rộng và đặc điểm của TI- ADC 1. Kiến trúc máy thu băng rộng sử dụng TI-ADC Trong những năm gần đây, các hệ thống thông tin vô tuyến và hữu tuyến tốc độ cao như set-top box (STB)/Gateway, BTS, Wave Backhaul đã có những thành công và sự tăng trưởng mạnh mẽ.
Bằng cách khai thác lợi ích của việc thu nhỏ kích thước các linh kiện CMOS và mạch kỹ thuật số, bộ biến đổi tín hiệu tương tự sang tín hiệu số (ADC) được đặt trong đầu cuối (front-end) máy thu ở gần với ăng-ten hơn. Khi đó, các khối xử lý tương tự (Bộ lọc, bộ trộn và bộ khuếch đại) dịch chuyển vị trí dần sang miền số để tăng khả năng cấu hình và tính linh hoạt của máy thu như Hình 1. Kiến trúc máy thu ở Hình 1.rong TIEU LUAN MOI download : skknchat123@gmail.com moi nhat (LUAN.rong 12 gọi là máy thu lấy mẫu trực tiếp trên miền số (DDS) hoặc máy thu trực tiếp RF (RF direct receiver). Trong máy thu trực tiếp RF, chỉ có một khối front-end duy nhất cho xử lý tín hiệu tương tự, còn hầu hết phần xử lý tín hiệu được thực hiện trên miền số và do đó cho phép các tuyến thu có thể được lập trình và điều chỉnh thiết kế.
Số hóa Chọn lọc Xử lý băng Đồng thời hiển thị băng rộng kỹ thuật số tần cơ sở đa kênh 50 MHz Tần số 1 GHz Bộ lọc LNA/ Giải mã chọn đa … ADC … VGA đa kênh kênh Hình 1.1: Máy thu trực tiếp RF sử dụng bộ thu vô tuyến cấu hình mềm (SDR). Trong tuyến thu có một bộ khuếch đại tạp âm thấp băng rộng (LNA) với độ tuyến tính cao và chất lượng thu tín hiệu là độc lập với số kênh. Thành phần quan trọng trong tuyến thu là ADC có khả năng lấy mẫu tín hiệu ở tần số cao (vài GHz). Trong thiết kế, hiệu năng ADC phụ thuộc vào công suất tiêu thụ theo nguyên tắc tỉ lệ nghịch.
Vì vậy, các đặc tính kỹ thuật về công suất tiêu thụ tính theo FoM (Figure of Merit) thường được sử dụng trong các nghiên cứu để đánh giá và từ đó, điều chỉnh kiến trúc ADC sao cho hiệu năng là cao nhất. Mỗi cấu trúc ADC sẽ có những ưu nhược điểm riêng. FoM như một quy chuẩn chung để đánh giá chính xác hiệu năng của một ADC và so sánh với các thiết kế khác nhau. Hiện nay, trong thiết kế ADC và sub-ADC có 2 loại FoM thông dụng là FoMW theo Walden [117] như công thức (1.1) và FoMS theo Schreier [94] có công thức (1.
Theo các nghiên cứu, FoMW phù hợp với các thiết kế độ phân giải thấp, còn FoMS phù hợp với các thiết kế có độ phân giải cao.rong TIEU LUAN MOI download : skknchat123@gmail.com moi nhat (LUAN.rong 13 BW F oM S(dB) = SN DR(dB) + 10log10 (1.2) P Trong đó: ENOB là số bit hiệu dụng của bộ ADC, Fs là tần số lấy mẫu theo Nyquist, P là công suất tiêu thụ và BW là băng thông tín hiệu. Các thiết kế ADC đều đặt ra yêu cầu công suất tiêu thụ thấp, độ phân giải cao. Từ công thức (1.2) cho thấy, nếu chọn FoMW cho đánh giá ADC thì FoMW càng nhỏ càng tốt còn FoMS thì ngược lại, càng lớn các tốt. Nếu sử dụng FoMS thì cần tăng tần số lấy mẫu và giảm công suất tiêu thụ để cải thiện hiệu năng ADC.
Nhưng nếu tần số lấy mẫu của các ADC tăng N lần thì công suất tiêu thụ tăng 2N lần như trong [35] đã chỉ ra. Đây chính là một trong những vấn đề cần giải quyết tại các hệ thống truyền thông với các bộ ADC đơn lẻ, dẫn đến khó áp dụng cho các hệ thống đòi hỏi tốc độ cao, băng thông rộng, độ phân giải cao và công suất tiêu thụ thấp, đặc biệt là trong máy thu lấy mẫu trực tiếp có tần số lấy mẫu cỡ vài GHz [8]. Hơn nữa, khi có sự ra đời các chuẩn thông tin mới, nhu cầu ngày càng cao về các bộ ADC tốc độ cao, độ phân giải lớn và công suất tiêu thụ thấp trong các máy thu vệ tinh băng rộng, truyền hình cáp và vô tuyến cấu hình mềm (SDR). Việc thiết kế chế tạo ADC gần đây còn khó khăn hơn bởi việc thu nhỏ kích thước công nghệ vi mạch điện tử xuống tới dưới 1µm.
Tuy nhiên việc tăng mật độ các thành phần của mạch kỹ thuật số cho phép sử dụng thêm diện tích vi mạch với chi phí thấp hơn. Để thu được tốc độ lấy mẫu cao (cỡ vài GS/s) và vượt qua những giới hạn về công nghệ của ADC đơn, sử dụng nhiều ADC tốc độ lấy mẫu thấp nhưng chính xác, kết nối song song và lấy mẫu ghép xen thời gian (TI-ADC) là một giải pháp đầy hứa hẹn trong thiết kế ADC có độ phân giải cao. Khi đó, các kiến trúc máy thu số hóa trực tiếp RF băng rộng sử dụng TI-ADC thay cho các ADC đơn.rong TIEU LUAN MOI download : skknchat123@gmail.com moi nhat (LUAN. Nguyên tắc hoạt động của TI-ADC Một bộ TI-ADC bao gồm M bộ sub-ADC thực hiện kết nối song song và lấy mẫu xen thời gian với tần số lấy mẫu thấp hơn M lần so với tần số lấy mẫu fs 2π fs của TI-ADC ( ) và pha lệch nhau tuần tự Ts một góc là.
Nguyên tắc M M hoạt động chung của TI-ADC được thể hiện trong Hình 1. Theo đó, tín hiệu số đầu ra được tái tạo từ luồng tín hiệu đã được chuyển đổi tương tự - số của mỗi sub-ADC. Mỗi bộ sub-ADC lấy mẫu tín hiệu vào trong khoảng thời gian M × Ts /2= 2 × π/ωs × M/2 và được giữ giá trị các mẫu trong khoảng thời gian (M/2 − 1) × T. Sau mỗi khoảng thời gian như nhau, quá trình này lại được lặp lại với các sub-ADC tiếp theo, trong đó các sub-ADC đều có chung chu kỳ là M × Ts.
Khi đó, với tần số lấy mẫu của các sub-ADC nhỏ hơn của TI-ADC M lần thì vẫn đảm bảo được tần số lấy mẫu của bộ TI-ADC đầu ra là fs. Theo lý tưởng, tốc độ lấy mẫu của TI-ADC tăng theo số lượng các kênh. Từ các phân tích trên, có thể nhận thấy một số ưu điểm của TI-ADC. Cụ thể: Thứ nhất, TI-ADC có ưu điểm vượt trội ở tốc độ.
Với M kênh thì tốc độ của hệ thống đạt M lần tốc độ mỗi sub-ADC bên trong. Số lượng sub-ADC trong các nghiên cứu hiện nay đã đạt tới vài chục kênh song song. Như vậy, tốc độ của một bộ ADC có thể đáp ứng được các yêu cầu của các khối thu trực tiếp. Thứ hai, về năng lượng, TI-ADC là kỹ thuật cho hiệu quả về công suất tiêu thụ.
Khi muốn tăng tốc độ của ADC, công suất tiêu thụ cũng tăng theo. Tuy nhiên sự tăng này không phải là tuyến tính. Thông thường các khối mạch như bộ so sánh, khuếch đại thuật toán,. sẽ tốn năng lượng nhiều hơn nếu muốn đạt tốc độ cao.
Với một ADC không sử dụng TI, công suất phụ thuộc vào chu kì của xung nhịp lấy mẫu Ts và overhead time Tov như nghiên cứu trong [88]. Công suất tiêu thụ của một sub-ADC là: α Psub−ADC = (1.3) Ts − Tov (LUAN.rong TIEU LUAN MOI download : skknchat123@gmail.com moi nhat (LUAN.rong 15 CLK0(Φ=0× 2π/M) ωs/M Tín hiệu tương tự đầu vào x[n] x(t) ↓M ADC0 CLK1(Φ=1× 2π/M) ωs/M BỘ GHÉP KÊNH -1 Z Tín hiệu số ↓M ADC1 đầu ra y[n] Z -1 ωs CLKM-1(Φ=(M-1)× 2π/M) ωs/M ↓M ADCM-1 CLKTI-ADC M.Ts CLK0 CLK1. Ts CLKM-1 Hình 1.2: Mô hình TI-ADC Trong đó α là thông số đại diện công suất tiêu thụ của một sub-ADC. Công suất tiêu thụ của TI-ADC gồm M kênh như công thức (1.Ts − Tov Công thức (1.5) chỉ ra mức công suất tiêu thụ của TI-ADC M kênh so với công PT I−ADC suất tiêu thụ của M bộ sub-ADC.
Qua đó, ta thấy tỉ lệ luôn ≤ 1.Psub−ADC Như vậy khi thực hiện TI-ADC mà số sub-ADC càng lớn, tỉ lệ này càng nhỏ tương ứng thì càng có lợi thế về năng lượng tiêu thụ. PT I−ADC Ts − Tov = (1.Ts − Tov Thứ ba, kỹ thuật TI-ADC cũng làm giảm công suất yêu cầu cho hệ thống tạo (LUAN.rong TIEU LUAN MOI download : skknchat123@gmail.com moi nhat (LUAN.rong 16 xung nhịp lấy mẫu. Với một sub-ADC, tổng hợp tất cả các tụ điện chuyển mạch (CM OS ), các tụ điện liên kết (Cint ) và điện áp cấp cho mạch VDD sẽ có công suất tiêu thụ của mạch tạo xung nhịp như công thức (1.6) theo nghiên cứu [88]. 2 PCADC = fs (CM OS + Cint )VDD (1.6) Với hệ thống TI-ADC có tần số lấy mẫu fs thì mỗi sub-ADC chỉ hoạt động fs ở tần số.
Do đó, giá trị các tụ điện CM OS trong các sub-ADC giảm M lần, M trong khi các tụ liên kết không thay đổi, thu được công thức (1.7) tính công suất của mạch tạo xung nhịp: CM OS 2 PCT I−ADC = fs ( + Cint )VDD (1.7) M Từ công thức (1.7) thể hiện công suất nguồn tiêu thụ của mạch tạo xung nhịp cho các sub-ADC của TI-ADC giảm đi đáng kể so với công suất nguồn tiêu thụ của ADC đơn có cùng tần số lấy mẫu fs. Trong khi đó công suất tiêu thụ của các bộ ADC đơn lẻ gia tăng với tần số lấy mẫu tăng như Hình 1. P Single Channel Ideal M-channel ADC Additional Power Consumption for Real M-channel ADC Mismatch Correction Linear dependence Exponential dependence fth Mfs fs Hình 1.3: Công suất tiêu thụ và tần số lấy mẫu của ADC đơn và TI-ADC [35]. Tuy nhiên, nhược điểm lớn nhất của kỹ thuật TI-ADC chính là sai lệch giữa các sub-ADC của nó.
Các sai lệch này bao gồm sai lệch offset, hệ số khuếch đại, thời gian lấy mẫu và băng thông. Các sai lệch này gây ra hài nhiễu ở nhiều tần (LUAN.rong TIEU LUAN MOI download : skknchat123@gmail.com moi nhat (LUAN.rong 17 số khác nhau trong phổ tín hiệu ra TI-ADC.