Tổng quan nghiên cứu

Trong xu hướng tự động hóa công nghiệp hiện đại, động cơ đồng bộ nam châm vĩnh cửu (PMSM) đang chiếm hơn 65% thị phần trong các ứng dụng đòi hỏi độ chính xác cao như máy công cụ CNC, robot công nghiệp, hệ thống định vị chính xác và dây chuyền đóng gói tự động. Tuy nhiên, các hệ thống truyền động PMSM truyền thống thường phải gắn cảm biến cơ học như encoder quang học hoặc resolver để đo góc quay và tốc độ rotor. Việc sử dụng cảm biến vật lý làm tăng khoảng 20% đến 35% tổng chi phí phần cứng, gia tăng kích thước động cơ thêm khoảng 15%, đồng thời làm giảm độ tin cậy của toàn hệ thống khi vận hành trong môi trường công nghiệp khắc nghiệt có nhiều bụi bẩn, rung động cơ học và nhiệt độ cao.

Nhằm giải quyết triệt để bài toán này, đề tài tập trung nghiên cứu giải thuật điều khiển không cảm biến (sensorless control) cho động cơ đồng bộ nam châm vĩnh cửu, kết hợp bộ lọc Kalman mở rộng (Extended Kalman Filter - EKF) và công nghệ vi mạch mảng cổng lập trình được (FPGA). Mục tiêu cụ thể là xây dựng mô hình toán học động cơ PMSM, thiết kế thuật toán ước lượng vị trí từ thông và tốc độ rotor bằng EKF giảm bậc, hiện thực hóa bộ điều khiển vector không gian (SVPWM) và lập trình toàn bộ hệ thống bằng ngôn ngữ mô tả phần cứng VHDL trên nền tảng chip FPGA Altera Cyclone II của bo mạch Terasic DE2 hoạt động ở xung nhịp 50 MHz.

Ý nghĩa thực tiễn của công trình thể hiện ở việc loại bỏ hoàn toàn cảm biến tốc độ vật lý, giúp cắt giảm ít nhất 25% chi phí sản xuất thiết bị truyền động, thu gọn 30% kích thước mạch điều khiển và giảm thiểu tối đa hiện tượng nhiễu tín hiệu truyền dẫn. Hệ thống duy trì sai số ước lượng tốc độ ở mức dưới 1.5% tại các dải vận tốc định mức từ 500 vòng/phút đến 1500 vòng/phút, mở ra giải pháp tối ưu cho ngành công nghiệp chế tạo máy tự động hóa và thiết kế vi mạch chuyên dụng tại Việt Nam.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng trên nền tảng của ba trụ cột lý thuyết điều khiển tự động và điện tử công suất hiện đại:

Thứ nhất là mô hình toán học động cơ PMSM trên hệ tọa độ quy chiếu quay trực giao d-q thông qua phép biến đổi Clark và Park. Mô hình này biểu diễn mối quan hệ phi tuyến giữa điện áp stator ba pha, dòng điện stator và từ thông rotor nam châm vĩnh cửu, cho phép tách độc lập việc điều khiển từ thông và mô men điện từ tương tự như động cơ một chiều kích từ độc lập.

Thứ hai là thuật toán Bộ lọc Kalman mở rộng (EKF) giảm bậc. Động cơ PMSM là một đối tượng phi tuyến cao, do đó EKF thực hiện tuyến tính hóa hệ thống xung quanh điểm làm việc tức thời thông qua ma trận Jacobian F và H. Thuật toán hoạt động theo quy trình đệ quy hai bước khép kín gồm bước dự đoán trạng thái cùng ma trận hiệp phương sai sai số, sau đó cập nhật đo lường dựa trên vector dòng điện stator thực tế để ước lượng chính xác góc từ thông và tốc độ quay của rotor.

Thứ ba là phương pháp điều chế độ rộng xung vector không gian (SVPWM) cho nghịch lưu cầu ba pha sử dụng sáu khóa bán dẫn IGBT. SVPWM phân chia mặt phẳng không gian thành sáu góc phần sáu với tám vector điện áp cơ bản (sáu vector hoạt động và hai vector không), giúp nâng cao hiệu suất sử dụng điện áp nguồn một chiều DC bus đạt mức cực đại bằng điện áp nguồn chia căn bậc hai của 3 (xấp xỉ 0.577 Vd), đồng thời hạn chế tối đa thành phần sóng hài bậc cao.

Các khái niệm then chốt khác bao gồm luật điều khiển tỉ lệ tích phân (PI) trong hai vòng điều khiển hồi tiếp dòng điện và vận tốc, kiến trúc máy trạng thái hữu hạn (FSM) và chuẩn ngôn ngữ mô tả phần cứng VHDL theo tiêu chuẩn IEEE-1076.

Phương pháp nghiên cứu

Phương pháp nghiên cứu kết hợp chặt chẽ giữa xây dựng mô hình lý thuyết toán học, thiết kế kiến trúc phần cứng và mô phỏng đồng thời (Co-simulation) trên máy tính:

Về nguồn dữ liệu và tham số khảo sát: Dữ liệu vận hành của động cơ PMSM được khảo sát chi tiết trên hai kịch bản vận tốc đặc trưng gồm vùng tốc độ thấp 500 vòng/phút và vùng tốc độ định mức 1500 vòng/phút. Quá trình kiểm nghiệm mô phỏng áp dụng các bước nhảy tải mô men từ 0 Nm lên 5 Nm với chu kỳ lấy mẫu xung nhịp hệ thống 50 MHz và tần số đóng cắt nghịch lưu từ 10 kHz đến 20 kHz.

Về phương pháp phân tích và thiết kế: Tác giả áp dụng phương pháp thiết kế phần cứng theo cấu trúc module phân tầng (Top-Down Modular Hardware Design). Toàn bộ các khối biến đổi tọa độ Clark/Park, bộ điều chế SVPWM, bộ điều khiển PI và giải thuật EKF giảm bậc được phân rã thành các khối chức năng độc lập viết bằng VHDL, sau đó tổng hợp logic trên phần mềm Altera Quartus II nhằm nạp vào chip FPGA thuộc bo mạch Terasic DE2 với 35.000 phần tử logic (Logic Elements).

Lý do lựa chọn phương pháp: Việc sử dụng phương pháp mô phỏng đồng thời giữa Matlab/Simulink và ModelSim thông qua công cụ EDA Simulator Link cho phép kiểm chứng chính xác tương tác thời gian thực giữa mô hình động cơ vật lý liên tục và mã lệnh phần cứng số rời rạc. Kiến trúc xử lý song song chuyên dụng trên FPGA cho phép chu kỳ tính toán EKF hoàn tất chỉ trong khoảng dưới 5 micro giây, giải quyết triệt để điểm nghẽn độ trễ tính toán tuần tự vốn tồn tại trên các bộ xử lý tín hiệu số (DSP) truyền thống.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình mô phỏng và kiểm tra toàn diện hệ thống điều khiển không cảm biến PMSM trên nền tảng FPGA mang lại bốn kết quả nổi bật:

Thứ nhất, bộ điều chế SVPWM thiết kế bằng VHDL tạo ra dạng sóng điện áp và dòng điện ba pha hình sin có độ mịn cao. Tổng độ méo sóng hài (THD) của dòng điện stator đo được ở mức dưới 3.8%, giảm hơn 50% so với phương pháp điều chế độ rộng xung hình sin thông thường (SPWM dao động từ 7.5% đến 9.0%), đồng thời tăng biên độ điện áp ra thêm 15.47% trong vùng điều khiển tuyến tính.

Thứ hai, thuật toán EKF giảm bậc thực thi trên FPGA đạt độ chính xác ước lượng trạng thái rất cao. Tại tốc độ đặt 1500 vòng/phút, sai số ước lượng tốc độ tĩnh duy trì dưới 1.2%; tại dải vận tốc thấp 500 vòng/phút, sai số ổn định ở mức dưới 2.1%. Góc vị trí rotor ước lượng bám sát góc quay thực tế với độ lệch pha nhỏ hơn 0.05 radian.

Thứ ba, hệ thống điều khiển hai vòng hồi tiếp kín (vòng trong điều khiển dòng điện d-q, vòng ngoài điều khiển tốc độ PI) thể hiện chất lượng động học vượt trội. Thời gian quá độ khi khởi động đạt mức 0.08 giây mà không bị vọt lố nghiêm trọng. Khi chịu tác động của mô men tải đột ngột 5 Nm tại thời điểm xác lập, độ sụt giảm tốc độ chỉ khoảng 3.5% và hệ thống phục hồi hoàn toàn trạng thái ổn định chỉ trong 0.04 giây.

Thứ tư, hiệu quả tối ưu hóa phần cứng trên chip FPGA Altera Cyclone II rất ấn tượng. Toàn bộ giải thuật điều khiển phức tạp chỉ tiêu tốn khoảng 42% trong tổng số 35.000 phần tử logic (tương đương khoảng 14.700 LEs), giải phóng hơn 58% tài nguyên vi mạch cho việc mở rộng các giao tiếp ngoại vi hoặc thuật toán nhận dạng tham số nâng cao.

Thảo luận kết quả

Chất lượng điều khiển vượt trội của hệ thống xuất phát từ hai nguyên nhân kỹ thuật then chốt:

Nguyên nhân thứ nhất là bản chất tính toán song song thực sự của phần cứng FPGA. Trong khi các bộ xử lý DSP truyền thống thực hiện các phép nhân ma trận đệ quy của EKF theo chuỗi lệnh tuần tự gây trễ từ 40 đến 60 micro giây, kiến trúc VHDL trên FPGA thực thi song song các nhánh tính toán ma trận Jacobian và cập nhật hệ số khuếch đại Kalman K chỉ trong 4.2 micro giây. Độ trễ thấp này đảm bảo tính bám sát liên tục của góc từ thông ngay cả khi động cơ thay đổi gia tốc nhanh.

Nguyên nhân thứ hai là việc áp dụng phiên bản EKF giảm bậc đã lược bỏ các trạng thái không cần thiết, giúp hạn chế sự lan truyền sai số tính toán dấu phẩy tĩnh, đồng thời triệt tiêu hiệu quả các thành phần nhiễu đo lường ngẫu nhiên từ cảm biến dòng điện stator. So với các công trình nghiên cứu sử dụng vi điều khiển DSP TMS320F28335, giải pháp FPGA trong luận văn có tốc độ phản hồi nhanh hơn gần 10 lần và giảm đáng kể độ nhấp nhô mô men xoắn (torque ripple) từ 8.5% xuống còn 3.2%.

Dữ liệu nghiên cứu được biểu diễn trực quan qua hệ thống biểu đồ sóng ngõ ra Scope trên Matlab/Simulink, thể hiện sự trùng khít giữa đường đặc tính tốc độ rotor thực và tốc độ ước lượng tại các mốc 500 vòng/phút và 1500 vòng/phút. Bảng tổng hợp tài nguyên phần cứng từ phần mềm Quartus II cũng minh chứng rõ ràng sự phân bổ tối ưu của các khối logic LEs, thanh ghi nhúng và các khối nhân DSP chuyên dụng.

Đề xuất và khuyến nghị

Nhằm nâng cao hiệu quả ứng dụng và hoàn thiện giải pháp điều khiển không cảm biến PMSM bằng FPGA, luận văn đề xuất bốn nhóm giải pháp cụ thể:

Thứ nhất, tích hợp giải thuật điều khiển thông minh tự chỉnh định (Adaptive Fuzzy-PI hoặc mạng nơ-ron nhân tạo) vào khối điều khiển tốc độ nhằm giảm sai số quá độ xuống dưới 0.5% trong vòng 6 tháng tới, do các nhóm nghiên cứu tại các trường đại học kỹ thuật chủ trì phát triển.

Thứ hai, chuẩn hóa và đóng gói toàn bộ mã nguồn VHDL của bộ lọc EKF và bộ điều chế SVPWM thành các khối lõi sở hữu trí tuệ (IP Core) theo chuẩn giao tiếp bus công nghiệp Avalon hoặc AXI trong vòng 9 tháng, tạo điều kiện tích hợp nhanh chóng vào các hệ thống chip SoC hiện đại như Altera Cyclone V SoC hoặc Xilinx Zynq-7000 do các kỹ sư vi mạch đảm nhiệm.

Thứ ba, triển khai thử nghiệm thực nghiệm trên mô hình phần cứng công suất thực tế với động cơ PMSM công nghiệp 1.5 kW và khối nghịch lưu công suất IPM 6-IGBT của Mitsubishi trong thời hạn 12 tháng, nhằm đánh giá toàn diện độ bền nhiệt, hiện tượng suy hao đóng cắt và khả năng kháng nhiễu điện từ thực tế do các doanh nghiệp chế tạo thiết bị điện công nghiệp phối hợp thực hiện.

Thứ tư, chuyển giao kết quả nghiên cứu và quy trình thiết kế phần cứng VHDL thành tài liệu giảng dạy chuyên đề cho sinh viên đại học và học viên cao học ngành Cơ điện tử và Kỹ thuật Điều khiển trong giai đoạn 2026-2027, nhằm đáp ứng nhu cầu đào tạo nguồn nhân lực thiết kế vi mạch chuyên dụng đang rất cấp bách tại Việt Nam.

Đối tượng nên tham khảo luận văn

Luận văn là tài liệu tham khảo giá trị cho bốn nhóm đối tượng chuyên môn:

Nhóm thứ nhất là học viên cao học và nghiên cứu sinh chuyên ngành Kỹ thuật Điều khiển, Tự động hóa và Kỹ thuật Điện. Luận văn cung cấp nền tảng toán học vững chắc về mô hình hóa động cơ xoay chiều, phương pháp ước lượng phi tuyến bằng bộ lọc Kalman và quy trình mô phỏng đồng thời Co-simulation tiên tiến giữa môi trường giải thuật và phần cứng.

Nhóm thứ hai là kỹ sư thiết kế phần cứng số, lập trình viên FPGA và chuyên viên thiết kế vi mạch ASIC. Tài liệu cung cấp kiến trúc thực thi chi tiết, mã nguồn mô tả phần cứng VHDL chuẩn mực và phương pháp tối ưu hóa tài nguyên logic trên chip bán dẫn khi hiện thực hóa các giải thuật điều khiển phức tạp.

Nhóm thứ ba là các doanh nghiệp sản xuất thiết bị tự động hóa, chế tạo cánh tay robot, máy cắt gọt CNC và hệ thống truyền động xe điện. Nghiên cứu mang đến giải pháp thương mại hóa khả thi giúp loại bỏ 100% cảm biến tốc độ cơ học, tiết kiệm trên 25% chi phí linh kiện và nâng cao độ bền cho sản phẩm trong môi trường công nghiệp khắc nghiệt.

Nhóm thứ tư là giảng viên và các nhà nghiên cứu tại các viện, trường đại học kỹ thuật. Luận văn có thể được sử dụng làm giáo trình tham khảo chuyên sâu cho các môn học như Điện tử công suất nâng cao, Truyền động điện điều khiển số và Thiết kế hệ thống nhúng thời gian thực.

Câu hỏi thường gặp

Tại sao nên sử dụng bộ lọc Kalman mở rộng thay vì bộ quan sát Luenberger cho động cơ PMSM? Bộ lọc Kalman mở rộng (EKF) được thiết kế chuyên biệt để xử lý các hệ phi tuyến ngẫu nhiên chịu ảnh hưởng của nhiễu đo lường và nhiễu hệ thống. Trong khi bộ quan sát Luenberger chỉ áp dụng tốt cho hệ tuyến tính và dễ mất ổn định khi thông số động cơ biến thiên, EKF liên tục cập nhật ma trận hiệp phương sai sai số, giúp duy trì sai số ước lượng tốc độ dưới 1.5% ngay cả khi dòng điện stator bị méo hài khoảng 5%.

Ưu điểm cốt lõi của việc thực thi giải thuật EKF trên FPGA so với vi xử lý DSP là gì? Ưu điểm lớn nhất của FPGA là kiến trúc phần cứng song song và xử lý đường ống (pipelining). Vi xử lý DSP phải thực hiện tuần tự các phép nhân ma trận của EKF, dẫn đến độ trễ tính toán từ 40 đến 60 micro giây. Ngược lại, FPGA hoàn thành toàn bộ chu trình tính toán chỉ trong 4.2 micro giây ở xung nhịp 50 MHz, đáp ứng hoàn hảo yêu cầu thời gian thực khắt khe của hệ truyền động cao tốc.

Phương pháp điều chế vector không gian SVPWM mang lại lợi ích gì cho nghịch lưu IGBT? SVPWM điều khiển thời gian đóng ngắt tối ưu của tám vector điện áp trên sáu khóa IGBT trong sáu góc phần sáu lục giác. Kỹ thuật này giúp nâng cao biên độ điện áp pha tải thêm 15.47% so với phương pháp SPWM truyền thống, giảm sóng hài bậc cao xuống dưới 3.8% và giảm thiểu số lần chuyển mạch, từ đó hạ thấp tổn hao nhiệt trên khối nghịch lưu công suất.

Luận văn đã kiểm chứng thuật toán trên những dải tốc độ nào và kết quả ra sao? Hệ thống được kiểm chứng qua mô phỏng đồng thời tại hai vùng vận tốc tiêu chuẩn là 500 vòng/phút (vùng tốc độ thấp) và 1500 vòng/phút (vùng tốc độ định mức). Kết quả cho thấy tốc độ ước lượng bám sát hoàn toàn tốc độ thực tế với sai số lần lượt dưới 2.1% và 1.2%, thời gian xác lập dưới 0.08 giây và khả năng phục hồi khi đột ngột có tải chỉ mất 0.04 giây.

Bo mạch Altera DE2 đáp ứng như thế nào về tài nguyên cho toàn bộ thuật toán điều khiển? Bo mạch Terasic DE2 tích hợp chip FPGA Altera Cyclone II với 35.000 phần tử logic và bộ dao động xung nhịp 50 MHz. Toàn bộ hệ thống điều khiển gồm bộ điều khiển PI, khối biến đổi Clark/Park, khối SVPWM và giải thuật EKF giảm bậc chỉ chiếm khoảng 42% dung lượng logic, để lại hơn 20.000 phần tử logic trống cho các tính năng mở rộng.

Kết luận

Công trình nghiên cứu đã giải quyết trọn vẹn bài toán điều khiển không cảm biến tốc độ cho động cơ PMSM với năm kết quả then chốt:

  • Xây dựng hoàn chỉnh mô hình toán học động cơ đồng bộ nam châm vĩnh cửu và thiết kế cấu trúc điều khiển vector định hướng từ thông trên hệ tọa độ d-q.
  • Phần cứng hóa thành công thuật toán bộ lọc Kalman mở rộng EKF giảm bậc bằng ngôn ngữ VHDL trên nền tảng chip bán dẫn FPGA.
  • Tối ưu hóa bộ điều chế vector không gian SVPWM tám trạng thái, giúp nâng cao hiệu suất sử dụng điện áp nguồn DC bus thêm 15.47% và giảm độ méo hài dòng điện xuống dưới 3.8%.
  • Thiết lập mô hình mô phỏng đồng thời Co-simulation giữa Matlab/Simulink và ModelSim, chứng minh độ chính xác ước lượng tốc độ với sai số dưới 1.5% tại dải vận tốc từ 500 đến 1500 vòng/phút.
  • Tối ưu hóa tài nguyên phần cứng vi mạch khi toàn bộ hệ thống điều khiển chỉ chiếm dụng 42% trên tổng số 35.000 phần tử logic của bo mạch Terasic DE2.

Đóng góp lớn nhất của luận văn là chứng minh tính khả thi và hiệu năng vượt trội của công nghệ FPGA trong việc thay thế hoàn toàn cảm biến đo tốc độ vật lý cho động cơ PMSM công nghiệp. Kế hoạch tiếp theo trong 12 tháng tới là chế tạo bo mạch phần cứng nhúng hoàn chỉnh để thử nghiệm thực tế trên hệ thống cánh tay robot công nghiệp. Quý độc giả, nhà nghiên cứu và doanh nghiệp quan tâm có thể kết nối với tác giả và cơ sở đào tạo để nhận chuyển giao công nghệ cùng toàn bộ mã nguồn thiết kế vi mạch chi tiết.