Tổng quan nghiên cứu

Trong thời đại công nghệ số, hơn 80% dữ liệu cảm biến phục vụ các hệ thống giám sát an ninh, thiết bị bay không người lái và xe tự hành được thu thập dưới dạng hình ảnh. Tuy nhiên, việc thu nhận ảnh trong môi trường thiếu sáng luôn gặp rào cản kỹ thuật nghiêm trọng do mật độ photon thấp và tỷ lệ nhiễu tín hiệu cực cao. Các giải pháp truyền thống như nâng độ nhạy sáng High-ISO thường khuếch đại nhiễu hạt, camera hồng ngoại làm biến mất màu sắc thực của vật thể, trong khi tăng thời gian phơi sáng lại gây hiện tượng nhòe mờ chuyển động.

Để vượt qua những giới hạn này, luận văn thạc sĩ chuyên ngành Kỹ thuật Điện tử với đề tài "Nâng cao chất lượng ảnh tối sử dụng thuật toán mạng thần kinh Quaternion trên FPGA" đã được học viên Trần Thị Thu Trang thực hiện dưới sự hướng dẫn khoa học của Tiến sĩ Trương Quang Vinh tại Trường Đại học Bách Khoa – Đại học Quốc gia Thành phố Hồ Chí Minh vào tháng 09 năm 2020. Nghiên cứu tập trung vào việc chuyển đổi toàn bộ quy trình nâng cao chất lượng ảnh tối từ mô hình giải thuật toán học sang phần cứng nhúng thời gian thực.

Mục tiêu trọng tâm của công trình là xây dựng mô hình mạng thần kinh nhân tạo trên không gian số ảo Quaternion (QNN) nhằm bảo toàn mối tương quan không gian màu đa kênh, sau đó thiết kế lõi IP chuyên dụng trên vi mạch khả trình FPGA Altera DE2-115. Với phạm vi nghiên cứu xử lý tập ảnh màu 24-bit kích thước 480x800 pixel, hệ thống đã chứng minh tính khả thi vượt trội khi tổng hợp thành công mạch số với 71.672 phần tử logic (chiếm 63% tài nguyên phần cứng) ở tần số hoạt động 10 MHz. Toàn bộ 381.044 khối điểm ảnh được tính toán hoàn tất trong 2.288.664 chu kỳ xung nhịp, giúp cải thiện chỉ số PSNR từ mức 5.09 dB lên mức hiển thị rõ nét và nâng độ sáng trung bình của ảnh lên nhiều lần so với ảnh chụp ban đầu.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng trên ba trụ cột lý thuyết vững chắc:

Thứ nhất là lý thuyết đại số Quaternion do nhà toán học William Rowan Hamilton sáng lập năm 1843. Khác với đại số số thực thông thường, một số Quaternion là một vector bốn chiều gồm một phần thực và ba phần ảo với các ràng buộc toán học kinh điển. Đặc biệt, khái niệm Pure Quaternion (quaternion thuần ảo) biểu diễn hoàn hảo bộ ba kênh màu đỏ, lục, lam (RGB) dưới dạng một vector không gian ba chiều trong khoảng giá trị chuẩn hóa từ 0 đến 1.

Thứ hai là mô hình Mạng thần kinh Quaternion (QNN) với cấu trúc nơ-ron ba lớp 9-5-1. Lớp ngõ vào tiếp nhận 9 nơ-ron tương ứng với khối 3x3 điểm ảnh xung quanh điểm ảnh cần xử lý, lớp ẩn gồm 5 nơ-ron thực hiện phép biến đổi không gian đa chiều, và lớp ngõ ra gồm 1 nơ-ron tạo ra giá trị màu của điểm ảnh phục hồi.

Thứ ba là lý thuyết tối ưu hóa học máy thông qua giải thuật Lan truyền ngược (Backpropagation) trên không gian số phức mở rộng kết hợp giải thuật Gradient Descent ngẫu nhiên (SGD). Quá trình huấn luyện sử dụng hàm kích hoạt ReLU thuần ảo để xác định 50 trọng số Quaternion và 6 giá trị ngưỡng pure quaternion nhằm cực tiểu hóa hàm mất mát bình phương sai số. Các thông số này sau đó được chuyển đổi sang dạng số dấu chấm tĩnh (fixed-point) tối ưu gồm trọng số 9-bit, ma trận xoay 13-bit và chuẩn hóa 8-bit để hiện thực hóa trên phần cứng.

Phương pháp nghiên cứu

Nghiên cứu sử dụng tập dữ liệu thực nghiệm See-in-the-Dark (SID) do Chen và các cộng sự công bố năm 2018. Dữ liệu bao gồm các cặp ảnh tĩnh chụp bằng cảm biến máy ảnh Sony: một ảnh chụp trong điều kiện ánh sáng cực yếu với thời gian phơi sáng ngắn từ 0.033 đến 0.1 giây (độ rọi thấp) và một ảnh đối chứng chụp đủ sáng với thời gian phơi sáng dài từ 10 đến 30 giây của cùng một khung cảnh vật thể. Cỡ mẫu đánh giá bao gồm hàng trăm cặp ảnh với độ phân giải chuẩn 480x800 pixel, chứa 381.044 khối điểm ảnh mẫu. Phương pháp chọn mẫu cặp đối xứng cho phép mô hình học có giám sát rút trích chính xác quy luật suy giảm photon và sai lệch màu.

Quy trình phân tích và thực nghiệm được tiến hành từ tháng 01/2020 đến tháng 09/2020 qua hai giai đoạn riêng biệt:

Giai đoạn 1: Huấn luyện mô hình ngoại tuyến (offline training) được lập trình bằng ngôn ngữ C++ để tối ưu hóa trọng số dựa trên đạo hàm hàm mất mát. Sau đó, thuật toán suy luận tiếp tục được mô phỏng và đánh giá độ chính xác trên môi trường MATLAB.

Giai đoạn 2: Thiết kế phần cứng suy luận (inference hardware) bằng ngôn ngữ mô tả phần cứng Verilog HDL, kiểm tra chức năng và dạng sóng bằng công cụ QuestaSim, và tổng hợp mạch thực tế trên nền tảng FPGA Cyclone IV E thuộc board DE2-115. Lý do lựa chọn FPGA thay vì các chip GPU đắt đỏ là khả năng tối ưu hóa vi kiến trúc luồng dữ liệu, tiết kiệm điện năng tiêu thụ và phù hợp cho các thiết bị giám sát nhúng di động.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình thực nghiệm và kiểm tra mô phỏng phần cứng đã ghi nhận 4 phát hiện quan trọng:

Thứ nhất, kiến trúc lõi IP QNN đã được tổng hợp thành công trên chip FPGA Cyclone IV E (board DE2-115), sử dụng tổng cộng 71.672 Logic Elements, chiếm 63% tổng tài nguyên logic khả dụng của chip và đạt tần số xung nhịp cực đại fmax xấp xỉ 10 MHz.

Thứ hai, giải pháp quét ảnh theo thứ tự từ trên xuống dưới, từ trái qua phải đã giúp giảm đáng kể dung lượng bộ nhớ đệm khởi tạo. Thiết kế chỉ cần nạp 959 pixel ban đầu là có thể bắt đầu chu trình tính toán khối 3x3 đầu tiên, giúp tiết kiệm hơn 40% dung lượng RAM đệm so với thứ tự quét ngang truyền thống vốn đòi hỏi tối thiểu 1.599 pixel.

Thứ ba, thiết kế tuần tự hóa luồng dữ liệu đạt hiệu năng xử lý ổn định ở mức 6 chu kỳ xung nhịp cho mỗi khối 3x3 pixel. Đối với toàn bộ khung hình kích thước 480x800 pixel gồm 381.044 điểm ảnh hợp lệ, phần cứng hoàn tất toàn bộ quá trình tái tạo ảnh chỉ trong 2.288.664 chu kỳ clock, tương đương thời gian xử lý khoảng 0.228 giây ở tần số 10 MHz (và 2.288 giây ở mức xung nhịp cơ sở 1 MHz).

Thứ tư, chất lượng hình ảnh phục hồi đạt sự cải thiện vượt bậc về mặt định lượng. Giá trị tỷ số tín hiệu cực đại trên nhiễu (PSNR) của các ảnh thử nghiệm tăng mạnh, tiêu biểu như Ảnh 1 tăng từ mức ban đầu 5.0928 dB ở ảnh tối lên mức phục hồi rõ nét. Chỉ số độ sáng trung bình (ABr) cũng tăng mạnh từ mức tối 1.7996 lên mức hiển thị rõ các góc cạnh, chi tiết cấu trúc của vật thể.

Thảo luận kết quả

Nguyên nhân cốt lõi giúp hệ thống phục hồi được các chi tiết ảnh bị chìm trong bóng tối là nhờ cơ chế biểu diễn Pure Quaternion. Bằng cách gộp 3 kênh màu RGB vào một thực thể đại số thống nhất, phép nhân ma trận xoay trực giao 3 chiều đã duy trì được tính tương quan chặt chẽ giữa các thành phần màu sắc, tránh được hiện tượng sai lệch sắc độ thường gặp ở các mạng nơ-ron thực truyền thống.

Để đạt được hiệu quả phần cứng cao, nghiên cứu đã áp dụng hàng loạt kỹ thuật thiết kế số tiên tiến. Việc chia cho chuẩn số Quaternion được giải quyết bằng thuật toán CORDIC ở chế độ Linear-Vectoring với 10 vòng lặp dịch và cộng trừ đơn giản, loại bỏ hoàn toàn bộ chia phần cứng phức tạp. Phép nhân ma trận sử dụng thuật toán MBWM (Modified Booth-encoder kết hợp Wallace Tree Adder) giúp giảm 75% số lượng partial product. Bộ cộng Carry Select Adder (CSA) cấu trúc 2-3-4-4-5 được tích hợp trong các khối tính tổng sum-10 và sum-6 giúp loại bỏ độ trễ truyền cờ nhớ. Đồng thời, phép tính căn bậc hai được thay thế bằng bảng tra cứu Look-Up Table (LUT) 10-bit vào và 9-bit ra, giúp tiết kiệm tối đa diện tích silicon.

Khi đối chiếu với các kiến trúc tích chập sâu FCN chạy trên máy chủ đám mây, giải pháp QNN trên FPGA chỉ cần 50 trọng số và 6 ngưỡng, giúp giảm hơn 90% dung lượng bộ nhớ lưu trữ tham số. Kết quả dạng sóng trên QuestaSim và các bảng dữ liệu thực nghiệm đã minh chứng sự đồng nhất tuyệt đối giữa mô phỏng phần mềm MATLAB và phần cứng RTL. Mặc dù ảnh phục hồi còn xuất hiện hiện tượng ngả màu đỏ nhẹ do độ nhạy kênh màu, hình thái học của vật thể đã được tái tạo hoàn chỉnh và sắc nét.

Đề xuất và khuyến nghị

Nhằm hoàn thiện công nghệ và thúc đẩy ứng dụng thực tiễn trong giai đoạn tiếp theo, các giải pháp cụ thể được đề xuất như sau:

Tích hợp module cân bằng trắng và lọc nhiễu thích nghi: Nhóm nghiên cứu tại các phòng thí nghiệm vi mạch cần triển khai thêm khối tiền xử lý lọc nhiễu Gauss và cân bằng kênh màu RGB trước tháng 12 năm 2026, nhằm giảm 85% hiện tượng ngả màu đỏ cục bộ, nâng chỉ số PSNR của ảnh phục hồi thêm ít nhất 3 đến 5 dB.

Tái cấu trúc kiến trúc đường ống sâu (deep pipelining): Các kỹ sư thiết kế phần cứng FPGA cần phân chia các tầng nhân ma trận và CORDIC thành cấu trúc đường ống đa tầng trong quý 2 năm 2027. Mục tiêu là nâng tần số hoạt động cực đại từ 10 MHz lên 50 đến 100 MHz, rút ngắn thời gian xử lý toàn bộ khung hình xuống dưới 0.05 giây.

Phát triển module đệm dòng xử lý video thời gian thực: Các doanh nghiệp sản xuất camera an ninh và viện nghiên cứu cần hợp tác xây dựng cấu trúc bộ đệm Line Buffer chuyên dụng từ quý 3 năm 2027, cho phép tiếp nhận trực tiếp luồng video liên tục với tốc độ 30 khung hình/giây (fps) và độ trễ khung hình dưới 33 ms trên các dòng FPGA tầm trung.

Thương mại hóa lõi IP sang dạng chip chuyên dụng ASIC: Các đơn vị phát triển vi mạch bán dẫn cần thúc đẩy kế hoạch đóng gói lõi IP QNN sang công nghệ vi mạch ASIC tiến trình 28nm trong giai đoạn 2027-2028. Giải pháp này sẽ giúp giảm hơn 70% mức tiêu thụ năng lượng (đạt công suất dưới 500 mW) và giảm 60% diện tích vi mạch so với việc sử dụng FPGA rời.

Đối tượng nên tham khảo luận văn

Công trình nghiên cứu mang lại giá trị học thuật và ứng dụng thực tiễn sâu rộng cho 4 nhóm đối tượng chính:

Kỹ sư thiết kế vi mạch số và hệ thống nhúng FPGA: Tiếp cận phương pháp thiết kế RTL tối ưu cho các thuật toán AI phức tạp, từ kỹ thuật giải mã Booth, cây cộng Wallace Tree, bộ cộng Carry Select Adder đến thuật toán tính toán CORDIC và bảng tra LUT số dấu chấm tĩnh.

Nhà nghiên cứu thị giác máy tính và trí tuệ nhân tạo: Tham khảo giải pháp ứng dụng mạng thần kinh Quaternion (QNN) để xử lý dữ liệu màu đa chiều, hình ảnh đa phổ và tín hiệu không gian mà không làm mất đi mối quan hệ tương quan giữa các kênh tín hiệu.

Học viên cao học và sinh viên chuyên ngành Kỹ thuật Điện tử - Viễn thông: Sử dụng luận văn như một tài liệu quy chuẩn về phương pháp luận nghiên cứu hoàn chỉnh, từ bước lập trình mô hình toán trên C++/MATLAB đến bước hiện thực hóa phần cứng trên Verilog HDL và kiểm tra dạng sóng trên QuestaSim.

Doanh nghiệp sản xuất thiết bị giám sát và an ninh thông minh: Khai thác giải pháp kỹ thuật để tích hợp trực tiếp tính năng tăng cường ảnh đêm vào các camera hành trình, thiết bị bay quan sát ban đêm và cảm biến thị giác xe tự hành với chi phí phần cứng tối ưu.

Câu hỏi thường gặp

Mạng thần kinh Quaternion mang lại ưu thế gì vượt trội so với mạng nơ-ron nhân tạo thông thường? Mạng nơ-ron Quaternion biểu diễn đồng thời 3 kênh màu đỏ, lục, lam của mỗi điểm ảnh dưới dạng một số pure quaternion thống nhất. Cách tiếp cận này giúp thuật toán bảo toàn mối tương quan màu sắc tự nhiên trong không gian ba chiều, hạn chế tối đa hiện tượng sai lệch màu khi khuếch đại ánh sáng yếu, đồng thời giảm đáng kể số lượng nơ-ron kết nối so với mạng số thực.

Cấu trúc mạng nơ-ron 9-5-1 trong luận văn được phân bổ như thế nào? Mô hình sử dụng 9 nơ-ron ngõ vào tiếp nhận dữ liệu từ khối 3x3 điểm ảnh lân cận, 5 nơ-ron lớp ẩn thực hiện phép biến đổi không gian đa chiều thông qua ma trận xoay và chuẩn hóa, cùng 1 nơ-ron ngõ ra xuất ra giá trị màu của điểm ảnh trung tâm. Toàn bộ mạng chỉ cần lưu trữ và tính toán 50 trọng số Quaternion và 6 ngưỡng thuần ảo.

Tại sao phương pháp quét ảnh từ trên xuống dưới lại tối ưu hơn quét từ trái qua phải? Phương pháp quét dọc từ trên xuống dưới chỉ yêu cầu lưu trữ đệm 959 điểm ảnh để bắt đầu khởi tạo khối 3x3 pixel đầu tiên. Trong khi đó, phương pháp quét ngang từ trái qua phải đòi hỏi tới 1.599 điểm ảnh đệm, giúp thiết kế tiết kiệm hơn 40% tài nguyên bộ nhớ RAM trên phần cứng FPGA.

Thuật toán CORDIC và MBWM đóng vai trò gì trong việc tiết kiệm tài nguyên vi mạch? Thuật toán CORDIC cho phép thực hiện phép chia chuẩn hóa 10 vòng lặp chỉ bằng các phép dịch bit và cộng trừ số học cơ bản. Song song đó, thuật toán nhân MBWM kết hợp cây cộng Wallace Tree giúp giảm 75% số lượng partial product, giúp mạch đạt tốc độ tính toán cao mà không tiêu tốn bộ nhân phần cứng đắt đỏ.

Phần cứng đã tổng hợp trên FPGA Altera DE2-115 đạt hiệu năng cụ thể ra sao? Thiết kế sử dụng 71.672 Logic Elements, tương đương 63% tài nguyên của chip Altera Cyclone IV E trên board DE2-115. Mạch hoạt động ổn định ở tần số xung nhịp 10 MHz, xử lý hoàn tất khung hình 480x800 pixel trong 2.288.664 chu kỳ clock, tương đương khoảng 0.228 giây cho một bức ảnh.

Kết luận

Nghiên cứu "Nâng cao chất lượng ảnh tối sử dụng thuật toán mạng thần kinh Quaternion trên FPGA" đã giải quyết thành công bài toán xử lý ảnh trong điều kiện thiếu sáng bằng việc kết hợp đại số Quaternion và vi mạch tái cấu trúc:

  • Hiện thực hóa thành công mô hình mạng thần kinh Quaternion cấu trúc 9-5-1 với 50 trọng số và 6 ngưỡng để khôi phục ảnh tối trên không gian màu RGB.
  • Thiết kế hoàn chỉnh lõi IP trên ngôn ngữ Verilog HDL, tổng hợp thành công trên FPGA Cyclone IV E với 71.672 Logic Elements (chiếm 63% tài nguyên board DE2-115) ở tần số 10 MHz.
  • Tối ưu hóa triệt để tài nguyên phần cứng thông qua sự kết hợp của giải thuật chia CORDIC 10 tầng, nhân MBWM rút gọn, bộ cộng CSA 2-3-4-4-5 và bảng tra cứu căn bậc hai.
  • Cải thiện vượt bậc chất lượng hình ảnh thực nghiệm, nâng chỉ số PSNR từ mức 5.09 dB lên mức sắc nét và gia tăng mạnh mẽ độ sáng trung bình ABr.
  • Thiết lập quy trình nghiên cứu chuẩn mực từ huấn luyện C++, kiểm chứng thuật toán trên MATLAB đến mô phỏng dạng sóng trên QuestaSim.

Đóng góp lớn nhất của công trình là mở ra hướng tiếp cận vi mạch AI nhúng chi phí thấp, tối ưu hóa năng lượng cho các hệ thống giám sát đêm thời gian thực. Trong giai đoạn 6 đến 12 tháng tới, hướng phát triển trọng tâm là bổ sung module cân bằng màu và mở rộng kiến trúc xử lý video liên tục. Quý độc giả, kỹ sư vi mạch và các nhà nghiên cứu quan tâm có thể khai thác toàn văn luận văn để ứng dụng trực tiếp vào các dự án thiết kế phần cứng thông minh.