Tổng quan về luận án

Hệ truyền động điện trung áp (Medium Voltage - MV) công suất lớn chiếm hơn 85% các ứng dụng trọng yếu trong công nghiệp nặng như máy nén khí, hệ thống bơm đại công suất, quạt thông gió hầm lò và băng tải khai khoáng. Trong phân khúc này, bộ biến đổi nghịch lưu đa mức cấu trúc cầu H nối tầng (Cascaded H-Bridge Multilevel Inverter - CHB-MLI) giữ vị trí then chốt nhờ khả năng phân chia ứng suất điện áp $dv/dt$, tối ưu hóa phổ sóng hài và kiến trúc module hóa linh hoạt. Tuy nhiên, việc ứng dụng các thuật toán điều khiển tuyến tính kinh điển (như PI kết hợp PWM/SVM) bộc lộ sự hạn chế nghiêm trọng khi giải quyết hệ thống phi tuyến đa biến với nhiều ràng buộc vật lý khắt khe. Luận án tiến sĩ kỹ thuật mang tên "Điều khiển dự báo với tập hữu hạn các giá trị đầu vào (FCS-MPC) cho nghịch lưu đa mức cầu H nối tầng" của tác giả Phó Bảo Bình (Chuyên ngành Kỹ thuật Điều khiển và Tự động hóa, Mã số: 9520216; hướng dẫn khoa học bởi PGS.TS. Trần Trọng Minh và PGS.TS. Vũ Hoàng Phương tại Đại học Bách khoa Hà Nội, 2023) đã giải quyết triệt để các rào cản lý thuyết và thực nghiệm của trường phái điều khiển dự báo mô hình.

Nghiên cứu tập trung vào 3 khoảng trống khoa học (research gaps) cốt lõi:

  1. Hiện tượng sai lệch tĩnh (steady-state error) trong thuật toán FCS-MPC đơn bước ($N=1$) khi xảy ra sai lệch tham số mô hình hoặc tần số trích mẫu bị giới hạn.
  2. Sự bùng nổ khối lượng tính toán (computational complexity) khi mở rộng phạm vi dự báo đa bước ($N \ge 2$) trên nghịch lưu đa mức có không gian trạng thái cực lớn (với CHB 11 mức, số tổ hợp đóng cắt lên tới $m^{3N} = 11^{3N}$, tương ứng $1.771.561$ nút ở $N=2$).
  3. Thách thức triển khai phần cứng thời gian thực của các thuật toán dự báo phức tạp trên nền tảng vi điều khiển số (DSP/FPGA).

Các câu hỏi nghiên cứu và giả thuyết khoa học được xác định cụ thể:

  • RQ1: Làm thế nào để triệt tiêu hoàn toàn sai lệch tĩnh dòng điện của FCS-MPC mà không cần bổ sung mạch vòng điều khiển ngoài hay bộ quan sát trạng thái phức tạp?
    • H1: Tích hợp khâu bù điện áp tích phân $u_{offset}$ trực tiếp vào mô hình dự báo không gian trạng thái sẽ tự động bù trừ sai lệch ma trận động học giữa mô hình và thực tế.
  • RQ2: Cấu trúc thuật toán nào có thể giảm cấp số mũ tính toán của Multistep MPC trên biến tần CHB mà vẫn duy trì tính tối ưu toàn cục?
    • H2: Thuật toán giải mã mặt cầu K-best SDA kết hợp giải thuật sắp xếp song song Bitonic cho phép tìm kiếm song song theo chiều ngang, cố định số nút kiểm tra trên mỗi bước dự báo.
  • RQ3: Có thể thay thế bài toán tối ưu hóa trực tuyến (online optimization) của Multistep MPC bằng một cấu trúc học máy xấp xỉ nhằm thực thi thời gian thực trên FPGA?
    • H3: Mạng nơ-ron nhân tạo truyền thẳng (Feedforward ANN-MPC) được huấn luyện từ dữ liệu tối ưu có thể xấp xỉ chính xác hành vi đóng cắt của Multistep MPC với tài nguyên phần cứng tối thiểu.

Khung lý thuyết của luận án tích hợp sâu sắc: Lý thuyết điều khiển dự báo miền thời gian hữu hạn dịch (Receding Horizon Control - RHC), Lý thuyết điều khiển tựa từ thông rotor (Field-Oriented Control - FOC), Lý thuyết tối ưu hóa rời rạc hình học mặt cầu (Sphere Decoding), và Lý thuyết xấp xỉ hàm phi tuyến bằng mạng nơ-ron nhân tạo (Universal Approximation Theorem). Phạm vi thực nghiệm của nghiên cứu được kiểm chứng toàn diện từ mô phỏng trên nền tảng MATLAB/Simulink đến hệ thống thực nghiệm phần cứng sử dụng Kit FPGA Xilinx Zybo Z7-20 điều khiển bộ nghịch lưu CHB 5 mức và 11 mức cấp nguồn cho động cơ không đồng bộ rotor lồng sóc (Induction Motor - IM).

Literature Review và Positioning

Lịch sử phát triển các cấu trúc biến tần đa mức (Multilevel Inverter - MLI) ghi nhận ba cấu hình kinh điển: Diode kẹp trung tính (Neutral Point Clamped - NPC) do Nabae et al. (1981) đề xuất, Tụ bay (Flying Capacitor - FC) bởi Meynard & Foch (1992), và Cầu H nối tầng (Cascaded H-Bridge - CHB) được phát triển bởi Hammond (1997) và Rodriguez et al. (2002). Đối với các ứng dụng công suất lớn dải trung áp, cấu trúc CHB vượt trội hơn NPC và FC nhờ loại bỏ hoàn toàn các diode kẹp cồng kềnh, không gặp trở ngại nghiêm trọng về cân bằng điện áp tụ DC, đồng thời sở hữu cấu trúc module hóa cao. So với cấu trúc Module hóa đa mức hiện đại (MMC) của Lescarret et al. (2010) vốn đòi hỏi hệ thống điều khiển điện áp tụ submodule phức tạp ở dải tốc độ thấp, CHB sử dụng nguồn DC cách ly từ biến áp đa cuộn thứ cấp vẫn là tiêu chuẩn công nghiệp thống trị trong các dòng thương mại như Siemens Robicon Perfect Harmony hay Emerson Megavert.

                                  TIẾN TRÌNH PHÁT TRIỂN LÝ THUYẾT ĐIỀU KHIỂN BIẾN TẦN ĐA MỨC
   GIAI ĐOẠN                    PHƯƠNG PHÁP                                           ĐẶC TRƯNG & HẠN CHẾ
   Tuyến tính kinh điển         PI + FOC / PR + PWM / SVM               Phụ thuộc khâu điều chế; khó tích hợp
   (Holtz 1994; Blaschke 1972)                                          đa ràng buộc phi tuyến (CMV, dv/dt, THD).
   Dự báo đơn bước (N=1)        FCS-MPC (Direct MPC)                    Đáp ứng quá độ nhanh; tồn tại sai lệch tĩnh
   (Rodriguez & Kouro 2007)     (Exhaustive Search)                     khi sai số mô hình; gợn sóng hài cao.
   Dự báo đa bước (N≥2)         Multistep MPC + Standard SDA            Cải thiện vượt bậc THD trạng thái xác lập;
   (Geyer 2009; Kennel 2012)    (Depth-First Search)                    bùng nổ tính toán; thời gian tìm kiếm biến thiên.
   ĐỘT PHÁ CỦA LUẬN ÁN          1. FCS-MPC + Khâu tích phân             Triệt tiêu sai lệch tĩnh; giảm cấp số mũ
   (Phó Bảo Bình 2023)          2. K-best SDA + Bitonic Sort (FPGA)     tính toán trên FPGA; thực thi thời gian thực
                                3. Cấu trúc nơ-ron xấp xỉ ANN-MPC       Multistep MPC với tài nguyên phần cứng cực tiểu.

Trong phân loại điều khiển, các phương pháp tuyến tính kết hợp điều chế độ rộng xung vector không gian (SVM) hoặc điều chế sin đa sóng mang (Carrier-based PWM) gặp giới hạn căn bản: không thể nhúng trực tiếp các hàm tối ưu đa mục tiêu (như giảm điện áp common-mode $v_{ZN}$, giới hạn tần số đóng cắt $f_{sw}$, tối ưu tổn hao van bán dẫn) vào quy luật điều khiển. Sự ra đời của Điều khiển dự báo trên tập hữu hạn (FCS-MPC) do Kouro et al. (2007, 2009) và Rodriguez et al. (2012) khởi xướng đã tạo nên một cuộc cách mạng: loại bỏ hoàn toàn bộ điều chế điều khiển trực tiếp trạng thái đóng cắt của các van IGBT dựa trên mô hình trạng thái rời rạc.

Tuy nhiên, tồn tại hai luồng quan điểm và tranh luận khoa học lớn trong cộng đồng học thuật:

  • Tranh luận 1: Khắc phục sai lệch tĩnh trong FCS-MPC đơn bước. Nhóm nghiên cứu của Cortés et al. (2012) và Lin et al. (2014) ủng hộ việc sử dụng mạch vòng tích phân PI bên ngoài hoặc đưa trực tiếp khâu tích phân vào hàm mục tiêu $J$. Ngược lại, Linder et al. (2010) chỉ ra rằng việc đưa tích phân vào hàm mục tiêu làm phức tạp hóa bề mặt tối ưu và làm chậm tốc độ đáp ứng động học. Luận án của Phó Bảo Bình định vị một giải pháp đột phá: thiết lập thành phần bù điện áp $u_{offset}$ trực tiếp trong mô hình dự báo không gian trạng thái rời rạc, tách biệt hoàn toàn với hàm mục tiêu, vừa triệt tiêu $100%$ sai lệch tĩnh vừa bảo lưu nguyên vẹn tốc độ đáp ứng động học siêu nhanh.
  • Tranh luận 2: Xử lý gánh nặng tính toán trong Multistep MPC. Geyer et al. (2009, 2012) đã chứng minh Multistep MPC ($N \ge 2$) giúp cải thiện mạnh mẽ chất lượng sóng hài THD và giảm tổn hao đóng cắt so với single-step MPC. Để giải quyết sự bùng nổ tính toán của thuật toán tìm kiếm toàn diện (Exhaustive Search Algorithm - ESA), Geyer đã ứng dụng thuật toán giải mã mặt cầu tiêu chuẩn (Standard SDA) duyệt theo chiều sâu (Depth-First Search). Tuy nhiên, Standard SDA có thời gian thực thi không cố định (non-deterministic execution time), gây khó khăn cho việc lập trình trên phần cứng thời gian thực. Luận án đã giải quyết hạn chế này bằng cách phát triển thuật toán K-best SDA song song kết hợp sắp xếp Bitonic, so sánh trực tiếp với nghiên cứu của Preindl et al. (2013) và Rathore et al. (2019), tạo ra một bước tiến vượt bậc về tính khả thi phần cứng trên FPGA.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án mở rộng và nâng cấp nền tảng lý thuyết điều khiển tự động và điện tử công suất qua 3 đóng góp bản lề:

                            KHUNG PHÂN TÍCH VÀ CƠ CHẾ ĐIỀU KHIỂN ĐỀ XUẤT

  1. Phát triển mô hình không gian trạng thái mở rộng tích hợp vector bù điện áp: Mở rộng phương trình động học động cơ không đồng bộ trên hệ tọa độ đồng bộ $dq$: $$\mathbf{x}[k+1] = \mathbf{A}p \mathbf{x}[k] + \mathbf{B}p \mathbf{u}[k]$$ với $\mathbf{x} = [i{sd}, i{sq}, \psi'{rd}, \psi'{rq}]^T$ và $\mathbf{u} = [S_A, S_B, S_C]^T$. Khi có sự sai lệch giữa mô hình thực $\mathbf{A}_p, \mathbf{B}_p$ và mô hình danh định $\hat{\mathbf{A}}p, \hat{\mathbf{B}}p$, luận án chứng minh chặt chẽ về mặt giải tích rằng sai lệch dự báo được bù trừ triệt để bằng vector: $$\mathbf{u}{offset}(z) = \frac{G_i (z+1)}{2(z-1)} (\mathbf{x}{ref}(z) - \mathbf{x}(z))$$ Thiết lập này giúp mở rộng lý thuyết điều khiển bù sai lệch trạng thái xác lập cho toàn bộ họ biến tần đa mức nối tải quay.

  2. Xây dựng khung lý thuyết tối ưu hóa rời rạc cho Multistep MPC qua K-best SDA: Chuyển đổi bài toán tối ưu hóa ràng buộc chuyển mạch của CHB 11 mức về bài toán tìm kiếm điểm nguyên trong mặt cầu đa chiều $\mathbb{Z}^{3N}$: $$\min_{\mathbf{u} \in \mathbb{U}} |\mathbf{y}{ref} - \mathbf{y}(\mathbf{u})|{\mathbf{Q}}^2 + \lambda_{cmv} |\mathbf{v}{ZN}(\mathbf{u})|^2 + \lambda{sw} |\Delta \mathbf{u}|^2$$ Phương pháp K-best SDA giới hạn việc tìm kiếm tại mỗi tầng dự báo chỉ trong $K$ nút ứng viên có khoảng cách Euclidean nhỏ nhất, biến đổi độ phức tạp từ hàm mũ $O(m^{3N})$ thành độ phức tạp đa thức $O(N \cdot K \log K)$.

  3. Thiết lập mô hình xấp xỉ phổ quát ANN-MPC cho biến tần đa mức: Ứng dụng định lý xấp xỉ phổ quát (Universal Approximation Theorem) của Hornik (1989), luận án chứng minh một mạng nơ-ron truyền thẳng đa tầng với hàm kích hoạt phi tuyến có khả năng ánh xạ chính xác hàm quyết định tối ưu $\mathbf{S}{opt} = f(i{sd}, i_{sq}, i^_{sd}, i^_{sq}, \omega_r, \theta_s)$ của bộ điều khiển Multistep MPC phức tạp thành một chuỗi các phép nhân - cộng ma trận đơn giản, mở ra mô thức mới trong điều khiển truyền động điện.

Khung phân tích độc đáo

Khung phân tích của luận án kết hợp hài hòa 4 lý thuyết chuyên sâu:

  • Lý thuyết hình học không gian vector điện áp: Khai thác đặc tính đối xứng của 331 vector điện áp phân bố trong hình lục giác đều đa lớp của nghịch lưu 11 mức cấu trúc CHB (tương ứng 1331 trạng thái chuyển mạch $S_A, S_B, S_C \in {-5, \dots, +5}$).
  • Lý thuyết triệt tiêu điện áp Common-Mode ($v_{ZN}$): Tích hợp biểu thức giải tích $v_{ZN} = \frac{1}{3}(v_{AN} + v_{BN} + v_{CN})$ vào hàm mục tiêu, áp đặt trọng số $\lambda_{cmv}$ để loại bỏ triệt để các vector gây ứng suất điện áp phá hủy ổ bi động cơ.
  • Ràng buộc chuyển mức vật lý: Áp đặt ràng buộc biên độ biến thiên trạng thái $|\Delta S_x| = |S_x(k) - S_x(k-1)| \le 1$ trên mỗi chu kỳ trích mẫu, đảm bảo tần số đóng cắt của từng khóa IGBT không vượt quá giới hạn nhiệt.
  • Điều kiện biên (Boundary conditions): Khung phân tích xác định rõ giới hạn hoạt động trong dải tần số lấy mẫu $T_s = 50 \mu s - 100 \mu s$, dải biến thiên thông số điện trở stator/rotor trong phạm vi $\pm 35%$, và mức điện áp nguồn DC-link danh định $V_{dc}$.

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Nghiên cứu theo đuổi trường phái nhận thức luận Thực chứng diễn dịch (Deductive Positivism), kết hợp chặt chẽ giữa mô hình hóa toán học giải tích, mô phỏng số học mô phỏng độ chính xác cao và thực nghiệm vật lý trên phần cứng tái cấu trúc. Thiết kế nghiên cứu phân tầng đa cấp độ:

  • Cấp độ 1 (Lý thuyết toán học): Xây dựng mô hình trạng thái phi tuyến liên tục động cơ IM (phương trình vi phân bậc 5), rời rạc hóa Forward-Euler với chu kỳ trích mẫu $T_s$, thiết lập phương trình ma trận sai số dự báo.
  • Cấp độ 2 (Mô phỏng kiểm chứng): Xây dựng toàn diện mô hình hệ thống trên MATLAB/Simulink gồm: nguồn đa xung, 15 cell cầu H công suất (5 cell/pha tạo 11 mức), mô hình động cơ không đồng bộ trung áp và khối thuật toán điều khiển dự báo tối ưu.
  • Cấp độ 3 (Thực nghiệm phần cứng HIL & Prototype): Lập trình toàn bộ thuật toán điều khiển thời gian thực bằng ngôn ngữ VHDL trên nền tảng chip FPGA Xilinx Zynq-7000 (Kit Zybo Z7-20), giao tiếp qua khối biến đổi DAC/ADC tốc độ cao điều khiển mạch lực biến tần CHB thực tế.
                                QUY TRÌNH THỰC THI THUẬT TOÁN TRÊN PHẦN CỨNG FPGA

Quy trình nghiên cứu rigorous

Quy trình thực nghiệm tuân thủ các giao thức chuẩn mực quốc tế về kiểm thử hệ thống điện tử công suất:

  • Giao thức lấy mẫu và đồng bộ: Chu kỳ trích mẫu được cố định chính xác $T_s = 50 \mu s$ hoặc $100 \mu s$. Trễ tính toán của bộ điều khiển được bù trừ bằng kỹ thuật dịch bước dự báo hai chu kỳ ($k+2$).
  • Tam giác hóa dữ liệu (Data Triangulation): So sánh đối chiếu chéo giữa 3 nguồn dữ liệu độc lập: (1) Kết quả giải tích lý thuyết, (2) Kết quả mô phỏng số mô hình phần tử hữu hạn trên MATLAB/Simulink, và (3) Dữ liệu dạng sóng thực nghiệm đo đạc từ máy hiện sóng số chuyên dụng (Digital Oscilloscope).
  • Kiểm định độ tin cậy và độ vững (Robustness Verification): Thử nghiệm hệ thống dưới các điều kiện biên khắc nghiệt nhất: thay đổi đột ngột tốc độ đặt từ 0 đến định mức $n_{ref}$, đảo chiều quay đột ngột từ $-n_{ref}$ sang $+n_{ref}$, đột biến mô-men tải $M_{load}$ từ không tải lên đầy tải, và làm lệch tham số điện trở/điện cảm động cơ $\pm 35%$ so với giá trị danh định.

Data và phân tích

Thông số động cơ không đồng bộ và mạch lực trong mô hình nghiên cứu:

  • Công suất định mức động cơ: $P_n = 1.5 \text{ kW} - 5.5 \text{ kW}$, điện áp định mức: $V_n = 380 \text{ V} - 6 \text{ kV}$, tần số: $f = 50 \text{ Hz}$.
  • Điện trở stator $R_s = 1.115 \ \Omega$, điện trở rotor $R_r = 1.083 \ \Omega$, điện cảm stator $L_s = 0.2097 \text{ H}$, điện cảm rotor $L_r = 0.2097 \text{ H}$, hỗ cảm $L_m = 0.2037 \text{ H}$, mô-men quán tính $J = 0.02 \text{ kg}\cdot\text{m}^2$.
  • Mạch lực CHB 11 mức: Điện áp mỗi nguồn DC cách ly $V_{dc} = 100 \text{ V}$, gồm 5 cell/pha (tổng cộng 15 cell, 60 van IGBT). Mạch lực CHB 5 mức: 2 cell/pha (tổng cộng 6 cell, 24 van IGBT).

Công cụ phân tích và phần mềm:

  • Môi trường phát triển: MATLAB/Simulink R2020b, Xilinx Vivado Design Suite cho thiết kế VHDL/IP Core trên FPGA.
  • Kỹ thuật tính toán nâng cao: Thuật toán sắp xếp Bitonic 8 phần tử song song hoàn toàn trên FPGA; Huấn luyện mạng nơ-ron đa tầng bằng thuật toán lan truyền ngược Gradient Descent kết hợp tối ưu hóa Levenberg-Marquardt.

Phát hiện đột phá và implications

               SO SÁNH CÁC CHỈ SỐ KỸ THUẬT then CHỐT GIỮA CÁC CHIẾN LƯỢC ĐIỀU KHIỂN

Những phát hiện then chốt

  1. Triệt tiêu hoàn toàn sai lệch tĩnh: Thuật toán FCS-MPC tích hợp khâu tích phân đã loại bỏ $100%$ sai lệch dòng điện trên cả hai trục $d$ và $q$ ($e_{isd} = 0$, $e_{isq} = 0$) ngay cả khi các tham số động cơ bị thay đổi đồng thời $\pm 35%$ so với mô hình danh định. Trong khi đó, FCS-MPC tiêu chuẩn bộc lộ sai lệch tĩnh dòng điện từ $4.2%$ đến $8.5%$.
  2. Cắt giảm cấp số mũ khối lượng tính toán bằng K-best SDA: Đối với hệ biến tần 11 mức ở bước dự báo $N=2$, thuật toán tìm kiếm toàn diện ESA đòi hỏi duyệt $1.771.561$ nút. Thuật toán K-best SDA với $K=8$ kết hợp sắp xếp Bitonic đã rút giảm số nút kiểm tra xuống chỉ còn 64 nút cố định, giảm hơn $99.99%$ khối lượng tính toán, đảm bảo thời gian thực thi trễ trên FPGA chỉ mất $12.4 \mu s$, hoàn toàn đáp ứng chu kỳ lấy mẫu $50 \mu s$.
  3. Cải thiện vượt trội chất lượng dòng điện và sóng hài THD: Khi tăng bước dự báo từ $N=1$ lên $N=2$ và $N=3$, hệ số méo sóng hài tổng (THD) của dòng điện stator giảm mạnh từ $4.85%$ xuống $1.82%$, dạng sóng dòng điện tiệm cận hình sin chuẩn mực, độ đập mạch mô-men giảm trên $65%$.
  4. Hiệu năng xuất sắc của cấu trúc ANN-MPC: Mạng nơ-ron xấp xỉ tái tạo tới $98.7%$ độ chính xác các quyết định đóng cắt của bộ điều khiển Multistep MPC tối ưu. Thời gian tính toán của khối nơ-ron trên FPGA chỉ chiếm $4.6 \mu s$, tiết kiệm $78%$ tài nguyên Logic Cells (LUTs và DSP slices) so với việc giải thuật toán tối ưu trực tiếp.
  5. Giảm thiểu tối đa điện áp Common-Mode và tối ưu tần số đóng cắt: Việc tích hợp trọng số $\lambda_{cmv}$ và $\lambda_{sw}$ vào hàm mục tiêu đã giảm biên độ đỉnh điện áp $v_{ZN}$ xuống dưới mức $\frac{1}{6} V_{dc}$, đồng thời khống chế số lần chuyển mạch của mỗi van IGBT không quá 1 mức/chu kỳ lấy mẫu, giảm tổn hao đóng cắt toàn hệ thống khoảng $28.4%$.

Implications đa chiều

  • Về mặt lý thuyết: Chứng minh tính khả thi của việc kết hợp lý thuyết điều khiển bù tích phân vào không gian trạng thái dự báo rời rạc; mở rộng lý thuyết tối ưu hóa giải mã mặt cầu K-best vào các hệ thống điện tử công suất có số mức lớn.
  • Về mặt phương pháp luận: Thiết lập quy trình thiết kế hoàn chỉnh từ thuật toán mô phỏng lý thuyết đến cấu trúc IP Core phần cứng trên FPGA và chuyển đổi nơ-ron hóa (ANN-MPC), cung cấp phương pháp luận mẫu cho các nghiên cứu điều khiển truyền động hiện đại.
  • Về mặt ứng dụng thực tiễn: Tạo ra giải pháp phần mềm nhúng có thể nạp trực tiếp vào các bộ điều khiển công nghiệp hiện hữu của các nhà máy điện gió, trạm bơm thủy lợi công suất lớn, hệ thống kéo tàu điện và máy nén khí công nghiệp, nâng cao hiệu suất năng lượng và kéo dài tuổi thọ cách điện động cơ.

Limitations và Future Research

Mặc dù đạt được những kết quả đột phá, luận án thẳng thắn thừa nhận các giới hạn kỹ thuật:

  1. Ràng buộc về cân bằng điện áp DC-link: Nghiên cứu giả định các nguồn DC cách ly của từng cell cầu H là hoàn toàn cân bằng và độc lập (được cấp từ biến áp đa xung), chưa giải quyết sâu bài toán tự cân bằng điện áp tụ khi sử dụng nguồn DC đơn lẻ hoặc chế độ phục hồi năng lượng không đối xứng.
  2. Độ phụ thuộc dữ liệu huấn luyện của ANN-MPC: Mạng nơ-ron nhân tạo được huấn luyện ngoại tuyến (offline) dựa trên tập dữ liệu mô phỏng; khi hệ thống hoạt động ngoài miền dữ liệu huấn luyện (out-of-distribution), sai số xấp xỉ có thể gia tăng.
  3. Cấu hình phần cứng thực nghiệm: Mặc dù mô phỏng kiểm chứng trên hệ CHB 11 mức toàn diện, mô hình thực nghiệm trong phòng thí nghiệm mới dừng lại ở cấu hình CHB 5 mức do hạn chế về nguồn lực thiết bị công suất cao.

Các hướng nghiên cứu phát triển tiếp theo trong giai đoạn 5-10 năm tới:

  • Mở rộng thuật toán K-best SDA và ANN-MPC cho hệ thống biến tần Module hóa đa mức (MMC) với bài toán cân bằng điện áp hàng trăm tụ điện submodule.
  • Tích hợp mạng nơ-ron học sâu thích nghi trực tuyến (Online Adaptive Deep Neural Networks) có khả năng tự hiệu chỉnh trọng số theo thời gian thực khi thông số động cơ trôi dạt do nhiệt độ.
  • Nghiên cứu ứng dụng kỹ thuật điều khiển dự báo cho hệ thống truyền tải điện một chiều cao áp (HVDC) và trạm sạc xe điện siêu nhanh công suất Megawatt.

Tác động và ảnh hưởng

                               CÁC TRỤ CỘT TÁC ĐỘNG VÀ ỨNG DỤNG CÔNG NGHIỆP
  • Tác động học thuật: Công trình đóng góp nền tảng quan trọng cho cộng đồng điều khiển điện tử công suất, mở ra các nhánh nghiên cứu kết hợp giữa cấu trúc điều khiển rời rạc và trí tuệ nhân tạo. Các bài báo công bố từ luận án trên các tạp chí chuyên ngành uy tín khẳng định vị thế khoa học của nghiên cứu.
  • Tác động công nghiệp: Cung cấp giải pháp tối ưu cho các nhà chế tạo biến tần công nghiệp, giúp nâng cao hiệu suất biến đổi năng lượng lên trên $98.5%$, giảm thiểu kích thước bộ lọc đầu ra, và triệt tiêu nguy cơ đánh thủng cách điện do điện áp common-mode gây ra trong các hệ truyền động mỏ và hóa chất.
  • Lợi ích xã hội và môi trường: Việc tối ưu hóa năng lượng tiêu thụ trong hệ thống truyền động công nghiệp (chiếm 65% tổng điện năng tiêu thụ công nghiệp toàn cầu) đóng góp trực tiếp vào mục tiêu cắt giảm phát thải khí nhà kính và chuyển dịch năng lượng bền vững.

Đối tượng hưởng lợi

  • Nghiên cứu sinh và Giảng viên ngành Tự động hóa - Điện tử công suất: Tiếp cận khung lý thuyết hoàn chỉnh về FCS-MPC, Multistep MPC và phương pháp hiện thực hóa thuật toán tối ưu hóa phức tạp trên FPGA.
  • Kỹ sư R&D tại các tập đoàn chế tạo thiết bị điện: Sở hữu mã nguồn thuật toán, kiến trúc phần cứng và phương pháp xấp xỉ nơ-ron có thể thương mại hóa trực tiếp vào các dòng biến tần trung áp thế hệ mới.
  • Doanh nghiệp vận hành hệ thống truyền động công suất lớn: Hưởng lợi từ việc giảm chi phí bảo trì động cơ (hạn chế hỏng vòng bi, suy hao cách điện cuộn dây) và tiết kiệm hàng tỷ đồng chi phí điện năng tiêu thụ hàng năm.

Câu hỏi chuyên sâu

1. Đóng góp lý thuyết độc đáo nhất của luận án là gì và mở rộng lý thuyết nào?

Đóng góp độc đáo nhất là việc thiết lập cấu trúc FCS-MPC tích hợp khâu bù điện áp sai lệch $u_{offset}$ trực tiếp trong mô hình dự báo không gian trạng thái. Nghiên cứu mở rộng lý thuyết điều khiển dự báo miền thời gian dịch (RHC) kinh điển của Camacho & Bordons bằng cách giải quyết triệt để nhược điểm cố hữu về sai lệch tĩnh của FCS-MPC khi tham số trôi dạt mà không cần làm phức tạp hóa hàm mục tiêu tối ưu hóa.

2. Sự đổi mới về phương pháp luận tính toán so với các công trình quốc tế tiền nhiệm?

So với phương pháp tìm kiếm toàn diện ESA của Rodriguez et al. (độ phức tạp $O(m^{3N})$) và giải pháp Standard SDA của Geyer et al. (tìm kiếm theo chiều sâu với thời gian không xác định), luận án đã đổi mới đột phá bằng thuật toán K-best SDA song song kết hợp sắp xếp Bitonic. Phương pháp này khóa cứng số lượng nhánh tìm kiếm ($K$ cố định) và phân luồng xử lý song song trên phần cứng FPGA, chuyển hóa bài toán tối ưu phi tuyến thời gian thực thành chuỗi tính toán xác định với chu kỳ trễ cực thấp ($12.4 \mu s$).

3. Phát hiện bất ngờ nhất trong quá trình thực nghiệm là gì?

Phát hiện bất ngờ nhất là mạng nơ-ron nhân tạo cực kỳ tinh gọn (ANN-MPC) có thể thay thế trọn vẹn thuật toán tối ưu hóa Multistep MPC đa bước. Chỉ với một kiến trúc mạng truyền thẳng cơ bản được nén tối ưu, ANN-MPC đạt chất lượng điều khiển dòng điện tương đương $98.7%$ so với bộ điều khiển MPC giải tích phức tạp, nhưng giảm tới $78%$ tài nguyên phần cứng FPGA và triệt tiêu hoàn toàn nguy cơ tràn thời gian tính toán.

4. Luận án có cung cấp giao thức tái lập (Replication Protocol) không?

Có. Luận án cung cấp chi tiết toàn bộ hệ thống phương trình trạng thái động cơ IM rời rạc hóa, ma trận hệ số $\mathbf{A}, \mathbf{B}, \mathbf{C}$, lưu đồ thuật toán K-best SDA, sơ đồ khối xử lý phần cứng trên FPGA, bảng phân bổ tài nguyên logic trên chip Xilinx Zybo Z7-20, và bộ thông số thực nghiệm hoàn chỉnh, đảm bảo khả năng tái lập kết quả $100%$ trong môi trường nghiên cứu độc lập.

5. Chương trình nghiên cứu 10 năm tiếp theo được định hình như thế nào?

Lộ trình 10 năm tập trung vào: (1) Phát triển hệ điều hành điều khiển dự báo thời gian thực trên chip chuyên dụng (FCS-MPC SoC ASIC), (2) Mở rộng cho các cấu trúc lưới điện siêu nhỏ thông minh (Microgrids) và trạm biến áp điện tử (Solid-State Transformers), và (3) Ứng dụng mạng học sâu tăng cường (Deep Reinforcement Learning) tự thích nghi không mô hình cho các hệ truyền động siêu cao tốc.

Kết luận

Công trình luận án tiến sĩ của tác giả Phó Bảo Bình đã tạo dựng một dấu ấn khoa học xuất sắc với 5 đóng góp cốt lõi:

  1. Triệt tiêu hoàn toàn sai lệch tĩnh trong FCS-MPC thông qua mô hình dự báo tích hợp bù sai lệch $u_{offset}$.
  2. Giải quyết triệt để rào cản tính toán của Multistep MPC trên biến tần đa mức 11 mức bằng thuật toán K-best SDA kết hợp sắp xếp Bitonic, giảm trên $99.99%$ số phép tính.
  3. Tiên phong phát triển cấu trúc ANN-MPC thực thi trên phần cứng thời gian thực, mở đường cho việc ứng dụng trí tuệ nhân tạo trong điều khiển điện tử công suất cao cấp.
  4. Tối ưu hóa đa mục tiêu đồng thời: Giảm THD dòng điện xuống $1.82%$, khống chế điện áp Common-Mode $v_{ZN}$ và giới hạn tần số đóng cắt của van bán dẫn.
  5. Kiểm chứng thực nghiệm toàn diện trên FPGA Xilinx, khẳng định tính chính xác của lý thuyết và khả năng thương mại hóa công nghệ trong hệ thống truyền động trung áp công nghiệp.