Tổng quan luận án

Xử lý tín hiệu tuần tự trong các hệ thống phi tuyến và chịu tác động của nhiễu phi Gauss là một bài toán then chốt trong kỹ thuật viễn thông, điều khiển tự động và robotics. Sự hồi sinh của bộ lọc đa phần tử (Particle Filter - PF) từ công trình của Gordon, Salmond và Smith (1993) đã mang lại một công cụ mạnh mẽ dựa trên phương pháp chuỗi tuần tự Monte Carlo (Sequential Monte Carlo - SMC). Khác với bộ lọc Kalman chuẩn (chỉ tối ưu cho hệ tuyến tính Gauss) hay bộ lọc Kalman mở rộng (Extended Kalman Filter - EKF, vốn xấp xỉ tuyến tính hóa bậc một qua ma trận Jacobian), bộ lọc đa phần tử xấp xỉ hàm mật độ xác suất hậu nghiệm thông qua một tập hợp các mẫu ngẫu nhiên có trọng số (các hạt).

Quy trình hoạt động của bộ lọc đa phần tử bao gồm ba bước cơ bản:

  1. Trì hoãn hạt (Particle propagation)
  2. Tính toán và cập nhật trọng số (Weight computation/updating)
  3. Tái lấy mẫu (Resampling)

Trong khi hai bước đầu tiên có thể dễ dàng triển khai xử lý song song trên phần cứng, bước tái lấy mẫu lại là một khâu thắt cổ chai tính toán phức tạp. Nếu không thực hiện tái lấy mẫu, thuật toán sẽ nhanh chóng rơi vào hiện tượng thoái hóa mẫu (sample degeneracy), làm phương sai ước lượng tăng vọt và mất độ chính xác theo dõi. Ngược lại, việc tái lấy mẫu cổ điển đòi hỏi số lượng hạt lớn, gây tốn kém tài nguyên tính toán và bộ nhớ, đồng thời làm giảm khả năng xử lý thời gian thực. Khoảng trống nghiên cứu mà luận án tập trung giải quyết là xây dựng các giải pháp tái lấy mẫu thích nghi dựa trên khoảng cách Kullback-Leibler (Kullback-Leibler Distance - KLD) nhằm tối ưu hóa số lượng hạt cần sử dụng, giảm thiểu sai số định vị (RMSE), rút ngắn thời gian thực thi và đánh giá ảnh hưởng của các mức công suất phát cũng như mật độ nút mốc (anchor nodes) trong mạng vô tuyến.

Mục tiêu nghiên cứu của luận án được xác định cụ thể qua bốn nội dung:

  1. Xây dựng và thiết kế thuật toán lấy mẫu quan trọng tái lấy mẫu tuần tự (Sequential Importance Resampling - SIR) cho bộ lọc đa phần tử trên nền công nghệ phần cứng FPGA để giải quyết bài toán phi tuyến.
  2. Xây dựng thuật toán tìm giá trị giới hạn trên cho tái lấy mẫu KLD của bộ lọc đa phần tử kết hợp giải pháp Gradient descent nhằm cải thiện hiệu quả định vị mục tiêu dựa trên cường độ tín hiệu nhận (RSS) cho hệ thống phân tán LAURA; kiểm chứng với các mật độ anchor nodes (5, 10, 15 và 20 nút) và 7 mức công suất phát khác nhau trong môi trường nhiễu nền.
  3. Xây dựng thuật toán tìm phương sai giới hạn dưới cho tái lấy mẫu KLD hiệu chỉnh phương sai và độ dốc dữ liệu cho bộ lọc đa phần tử kết hợp giải pháp Gradient descent cho hệ thống phân tán LAURA; khảo sát ảnh hưởng của các mức công suất và mật độ nút.
  4. Xây dựng thuật toán kết hợp tìm phương sai giới hạn dưới và giới hạn trên cho tái lấy mẫu KLD hiệu chỉnh phương sai và độ dốc dữ liệu cho bộ lọc đa phần tử để theo dõi robot tự vận hành trong mô hình không gian trạng thái hai chiều (bậc 2); đánh giá đối sánh sai số RMSE, số hạt cần dùng và thời gian thực thi.

Đối tượng nghiên cứu của luận án là các thuật toán lọc đa phần tử, kỹ thuật tái lấy mẫu thích nghi (KLD), kênh truyền thông vô tuyến, hệ thống định vị trong nhà dựa trên cường độ tín hiệu nhận RSS, và mô hình động học của robot tự vận hành.

Phạm vi nghiên cứu bao gồm việc triển khai thực nghiệm trên phần cứng kit FPGA Virtex-II Pro kết hợp môi trường phần mềm MATLAB/Simulink, AccelDSP và Xilinx System Generator; kiểm nghiệm mô phỏng trên tập dữ liệu thực nghiệm của hệ thống LAURA (công nghệ Zigbee chuẩn IEEE 802.15.4) trên diện tích khảo sát 250 m² với 20 anchor nodes, xét 7 mức công suất (từ -25 dBm đến -15 dBm), và bài toán bám vết robot trong không gian trạng thái bậc 2.

Tổng quan tài liệu và vị trí của luận án

Luận án đã hệ thống hóa các hướng nghiên cứu trong và ngoài nước liên quan đến bộ lọc đa phần tử, kỹ thuật tái lấy mẫu và định vị vô tuyến:

Các nghiên cứu quốc tế

  • Nền tảng bộ lọc hạt và lấy mẫu tuần tự: Gordon, Salmond và Smith (1993) đặt nền móng cho bộ lọc bootstrap. Doucet và Johansen (2009), Arulampalam, Maskell, Gordon và Clapp (2002) tổng kết các cấu trúc lọc Bayes phi tuyến/phi Gauss như SIR, ASIR, RPF và Likelihood PF. Djuric và cộng sự (2003) nghiên cứu phương pháp lấy mẫu quan trọng tuần tự (SIS) cho xử lý tín hiệu truyền thông.
  • Kỹ thuật tái lấy mẫu thích nghi KLD: Fox (2003) đề xuất giải pháp ràng buộc sai số xấp xỉ theo khoảng cách Kullback-Leibler để điều chỉnh động số lượng hạt theo phân bố trạng thái thực tế. Park, Kim, Lee và Lim (2008) phát triển thuật toán KLD hiệu chỉnh phương sai và độ dốc dữ liệu dựa trên đạo hàm của hàm quan sát, giúp cải thiện kích thước mẫu cho robot tự vận hành.
  • Phân loại và tối ưu hóa tái lấy mẫu: Tiancheng Li, Bolic và Djuric (2013, 2015), Tiancheng Li và cộng sự (2012, 2015) khảo sát các kỹ thuật tái lấy mẫu đa thức, phân tầng (stratified), hệ thống (systematic), phần dư (residual) và các tiêu chí thống kê như khoảng cách Kolmogorov-Smirnov, phân kỳ KLD nhằm bảo toàn tính không thiên lệch (unbiasedness) và duy trì tính đa dạng của hạt.
  • Hiện thực phần cứng và định vị WSN: Sileshi, Ferrer và Oliver (2013) nghiên cứu triển khai generic PF và RPF trên phần cứng. Bi, Ma và Wang (2015) kết hợp bộ lọc Kalman tập hợp (EnKF) với PF để giảm thoái hóa mẫu. Svečko, Malajner và Gleich (2015) áp dụng PF ước lượng khoảng cách dựa trên RSSI chuẩn IEEE 802.15.4. Redondi, Chirico, Borsani, Cesana và Tagliasacchi (2010, 2013) xây dựng hệ thống LAURA định vị và giám sát bệnh nhân trong nhà dưỡng lão qua mạng cảm biến không dây Zigbee theo hai kiến trúc tập trung (C-LAURA) và phân tán (D-LAURA).

Các nghiên cứu trong nước

  • Nguyễn Trung Dũng và cộng sự (2013) đánh giá số lượng hạt từ 100 đến 600, so sánh PF với bộ lọc Kalman mở rộng (EKF) cho bài toán phi tuyến.
  • Trần Công Chiến (2012) kết hợp so khớp mẫu với bộ lọc đa phần tử (PTM) trong bài toán bám vết robot tự hành với kích thước mẫu từ 100 đến 300 hạt.
  • Lê Hoài Bắc và Nguyễn Phi Vũ (2007) kết hợp thuật toán SIS với phương pháp top-down để theo vết đối tượng giao thông qua xử lý ảnh với tốc độ 30 khung hình/giây trên 11 tập dữ liệu thử nghiệm.

Vị trí và khoảng trống nghiên cứu của luận án

Các công trình trước đây phần lớn nghiên cứu các giải thuật tái lấy mẫu một cách riêng lẻ hoặc chỉ áp dụng cho mô hình không gian trạng thái một chiều đơn giản. Vấn đề kết hợp KLD với tối ưu hóa Gradient descent có xét đến ảnh hưởng của mặt phẳng quản lý công suất phát (Power Management System - PMS) và mật độ anchor nodes trong mạng vô tuyến thực tế chưa được khảo sát đầy đủ. Luận án đã định vị đóng góp vào việc thiết lập các chặn cận biên (giới hạn trên và phương sai giới hạn dưới) cho thuật toán KLD, mở rộng bài toán sang không gian trạng thái hai chiều bậc 2 và hiện thực hóa kiểm chứng song song giữa phần cứng FPGA và mô phỏng số.

Cơ sở lý thuyết và phương pháp nghiên cứu

Cơ sở lý thuyết

  1. Khung ước lượng Bayes đệ quy: Biểu diễn xác suất trạng thái $x$ dựa trên vector quan sát $z$ qua định lý Bayes: $$P(x|z) = \frac{P(z|x)P(x)}{P(z)}$$ Thuật toán thực hiện lặp qua hai bước:
    • Bước dự đoán (Prediction): $$p(x_t|z_{1:t-1}) = \int p(x_t|x_{t-1})p(x_{t-1}|z_{1:t-1})dx_{t-1}$$
    • Bước cập nhật (Update): $$p(x_t|z_{1:t}) = \frac{p(z_t|x_t)p(x_t|z_{1:t-1})}{\int p(z_t|x_t)p(x_t|z_{1:t-1})dx_t}$$
  2. Bộ lọc Kalman và Kalman mở rộng (EKF): Mô hình hóa trạng thái $x_t = f(x_{t-1}, u_{t-1}) + w_{t-1}$ và quan sát $z_t = g(x_t) + v_t$ với $w \sim \mathcal{N}(0, Q)$, $v \sim \mathcal{N}(0, R)$. EKF sử dụng khai triển Taylor bậc một thông qua ma trận Jacobian $A$ và $H$.
  3. Bộ lọc đa phần tử (PF/SIS/SIR): Sử dụng tập hạt ${x_{0:t}^i, w_t^i}{i=1}^N$ để xấp xỉ hàm mật độ xác suất hậu nghiệm: $$p(x{0:t}|z_{1:t}) \approx \sum_{i=1}^N w_t^i \delta(x_{0:t} - x_{0:t}^i)$$ Độ suy thoái mẫu được đánh giá qua kích thước mẫu hiệu quả: $$N_{eff} = \frac{1}{\sum_{i=1}^N (w_t^i)^2}$$
  4. Kỹ thuật định vị vô tuyến và mô hình truyền sóng: Đo cường độ tín hiệu nhận RSS trong môi trường không có đường truyền thẳng (NLoS), áp dụng mô hình suy hao Log-normal: $$RSS(d) = RSS(d_0) - 10\eta \log_{10}\left(\frac{d}{d_0}\right) + X_\sigma$$ với $\eta$ là hệ số suy hao đường truyền và $X_\sigma$ là biến ngẫu nhiên Gauss biểu diễn hiệu ứng che khuất (shadowing).

Phương pháp nghiên cứu

  • Phương pháp thực nghiệm phần cứng: Thiết kế kiến trúc thuật toán SIR trên công cụ AccelDSP để chuyển đổi mô hình toán dấu chấm động (floating-point) sang dấu chấm cố định (fixed-point), sinh mã RTL/HDL, tích hợp vào Xilinx System Generator 10.1 trong môi trường MATLAB/Simulink và nạp thực thi trực tiếp trên bo mạch FPGA Virtex-II Pro thông qua cáp JTAG Platform USB (Hardware Co-simulation).
  • Phương pháp mô phỏng số và phân tích định lượng: Xây dựng các thuật toán tìm giới hạn trên và phương sai giới hạn dưới KLD kết hợp Gradient descent; khảo sát định lượng sai số bám vết RMSE, độ lệch chuẩn, số lượng hạt và thời gian thực thi trung bình.
  • Nguồn dữ liệu: Sử dụng tập dữ liệu thực nghiệm chuẩn của hệ thống LAURA (ANT & Lab) thu thập tại môi trường trong nhà diện tích 250 m² với 20 nút mốc Zigbee.
Thông số hệ thống khảo sát Giá trị thiết lập
Nền tảng phần cứng Kit FPGA Xilinx Virtex-II Pro
Môi trường phần mềm MATLAB, AccelDSP, System Generator 10.1
Giao thức kết nối Co-sim Cáp USB Platform JTAG Co-simulation
Hệ thống định vị kiểm chứng Hệ thống LAURA (công nghệ Zigbee IEEE 802.15.4)
Diện tích vùng khảo sát LAURA 250 m²
Số lượng nút mốc (Anchor nodes) 20 nút (chia cấu hình thử nghiệm: 5, 10, 15, 20 nút)
Số mức công suất phát khảo sát 7 mức công suất (từ -25 dBm đến -15 dBm)

Nội dung chính theo từng chương

Chương 1: Giới thiệu chung

Chương này phân tích tổng quan về bối cảnh phát triển của bộ lọc đa phần tử trong xử lý tín hiệu tuần tự phi tuyến/phi Gauss. Tác giả chỉ ra hạn chế của các phương pháp tái lấy mẫu truyền thống khi đòi hỏi số lượng hạt lớn, gây áp lực lên tài nguyên tính toán và bộ nhớ. Chương 1 tổng thuật chi tiết các công trình nghiên cứu trong và ngoài nước, từ đó xác lập tính cấp thiết, mục tiêu, đối tượng, phương pháp nghiên cứu, ý nghĩa khoa học và cấu trúc 5 chương của luận án. Các đóng góp được liên kết trực tiếp với đề tài khoa học loại C mã số C2015-28-03 và 10 công trình khoa học đã công bố của tác giả.

Chương 2: Lý thuyết tổng quan và thiết kế thực nghiệm bộ lọc SIR

Chương 2 trình bày cơ sở toán học của ước lượng Bayes, bộ lọc Kalman, Kalman mở rộng (EKF) và bộ lọc đa phần tử (PF, SIS, SIR). Tác giả phân tích hiện tượng thoái hóa mẫu, cơ chế hoạt động của bước tái lấy mẫu và cấu trúc mạng cảm biến không dây (WSN) phục vụ định vị.

Nội dung trọng tâm của chương là quy trình thiết kế và thực thi bộ lọc SIR trên phần cứng:

  • Quy trình AccelDSP: Tạo project "dexuat1", phân tích mô hình dấu chấm động, cấu hình chuyển đổi sang dấu chấm cố định, tạo mô hình RTL và sinh mã HDL.
  • Quy trình System Generator: Xây dựng mô hình trong Simulink với các khối Embedded Function, System Generator token, kết nối khối JTAG Co-sim với kit phần cứng FPGA Virtex-II Pro qua cáp Platform USB.
  • Kết quả thực nghiệm: So sánh không gian trạng thái và sai số RMSE giữa mô phỏng phần mềm MATLAB và phần cứng FPGA. Kết quả chỉ ra bộ lọc SIR trên FPGA Virtex-II Pro hoạt động tốt với số lượng hạt nhỏ (khoảng 50 hạt), nhưng bộc lộ hạn chế về tài nguyên khi tăng số hạt.
Kịch bản kiểm chứng SIR trên FPGA Thiết lập số hạt ($N$) Số vòng lặp Đánh giá sai số & Tài nguyên
Mô hình 1 10 hạt 10 vòng lặp Hoạt động ổn định, sai số cao do số hạt ít
Mô hình 1 100 hạt 49 vòng lặp Bắt đầu nghẽn tài nguyên trên Virtex-II Pro
Mô hình 2 10 hạt 10 vòng lặp Khớp dạng sóng giữa fixed-point và floating-point
Mô hình 2 100 hạt 49 vòng lặp Giới hạn tối ưu thực nghiệm đạt mức ~50 hạt

Chương 3: Giải pháp tìm giới hạn trên cho tái lấy mẫu KLD mạng định vị vô tuyến trong nhà

Chương 3 giải quyết bài toán giảm số hạt của bộ lọc đa phần tử bằng cách đề xuất thuật toán tìm giá trị giới hạn trên (error bound) cho tái lấy mẫu theo khoảng cách Kullback-Leibler (KLD). Giải pháp được kết hợp với thuật toán Gradient descent để định vị mục tiêu dựa trên RSS trong hệ thống phân tán D-LAURA và hệ thống tập trung C-LAURA.

Tác giả thiết lập thuật toán tìm giới hạn trên và kiểm chứng trên tập dữ liệu LAURA (250 m², 20 anchor nodes):

  • Khảo sát 4 mật độ anchor nodes: 5, 10, 15 và 20 nút.
  • Khảo sát 7 mức công suất phát khác nhau (đặc biệt kiểm chứng tại mức công suất -15 dBm và self-RSSI).
  • Kết quả mô phỏng chứng minh giải pháp tìm giới hạn trên KLD giúp giảm đáng kể số lượng hạt cần sử dụng so với SIR truyền thống trong khi vẫn cải thiện độ chính xác định vị và thu hẹp khoảng lỗi bám vết.
Cấu hình mật độ Anchor Nodes Mức công suất kiểm chứng Hiệu quả của giải pháp tìm giới hạn trên KLD
5 nút mốc 7 mức (-25 đến -15 dBm) Giảm số hạt, duy trì sai số bám vết ổn định
10 nút mốc 7 mức (-25 đến -15 dBm) Độ chính xác định vị tăng khi tăng công suất phát
15 nút mốc 7 mức (-25 đến -15 dBm) Khoảng lỗi thu hẹp rõ rệt so với thuật toán SIR
20 nút mốc (toàn mạng) -15 dBm và self-RSSI Đạt sai số định vị và khoảng lỗi tối ưu nhất

Chương 4: Giải pháp KLD hiệu chỉnh phương sai và độ dốc dữ liệu

Chương 4 mở rộng nghiên cứu với hai đóng góp giải thuật chuyên sâu:

  1. Thuật toán tìm phương sai giới hạn dưới cho tái lấy mẫu KLD hiệu chỉnh phương sai và độ dốc dữ liệu: Kết hợp với Gradient descent cho hệ thống phân tán LAURA. Thuật toán lấy đạo hàm hàm quan sát kết hợp điều chỉnh phương sai để sinh các hạt có khả năng xuất hiện cao. Tác giả kiểm chứng lỗi định vị và khoảng lỗi qua các mức công suất (từ mức tối thiểu -25 dBm đến -15 dBm) và các mật độ nút mốc khác nhau.
  2. Thuật toán kết hợp tìm giới hạn trên và phương sai giới hạn dưới: Áp dụng cho bài toán bám vết robot tự vận hành trong không gian trạng thái bậc 2 phi tuyến. Kiểm chứng hiệu năng qua các tham số phương sai nhiễu quá trình $Q$ và nhiễu đo lường $R$ (khảo sát $R=0.5$ với $Q \in {0.1; 0.3; 0.5; 0.7}$).
Bộ tham số kiểm chứng ($R=0.5$) Nhiễu quá trình ($Q$) Đánh giá sai số RMSE Đánh giá số hạt cần dùng Thời gian chạy mô phỏng
Cấu hình 1 $Q = 0.1$ RMSE thấp nhất Kích thước mẫu tối ưu nhỏ Thời gian xử lý nhanh nhất
Cấu hình 2 $Q = 0.3$ RMSE ổn định Số hạt thích ứng theo KLD Tốc độ tính toán cao
Cấu hình 3 $Q = 0.5$ RMSE duy trì tốt Số hạt thấp hơn SIR cổ điển Tiết kiệm tài nguyên xử lý
Cấu hình 4 $Q = 0.7$ RMSE được kiểm soát Thích ứng tốt khi nhiễu lớn Duy trì tính hội tụ

Kết quả so sánh tổng hợp cho thấy giải pháp đề xuất giảm số lượng hạt cần thiết, giảm thời gian thực thi trung bình và giảm mức độ phức tạp tính toán so với các thuật toán KLD truyền thống và SIR.

Chương 5: Kết luận và định hướng nghiên cứu

Chương cuối cùng tổng kết các kết quả đạt được về mặt lý thuyết và thực nghiệm của luận án, khẳng định tính hiệu quả của các giải pháp chặn cận biên KLD trên hệ thống LAURA và mô hình robot tự vận hành. Đồng thời, chương 5 định hình các hướng nghiên cứu mở rộng trong tương lai.

Kết quả và những đóng góp mới

Luận án đã đạt được các đóng góp khoa học và kỹ thuật cụ thể:

Đóng góp mới về mặt khoa học và lý thuyết

  • Xây dựng thành công thuật toán tái lấy mẫu cho bộ lọc đa phần tử dựa trên khoảng cách Kullback-Leibler Distance (KLD) với cơ chế tìm giá trị giới hạn trên tối ưu.
  • Xây dựng thuật toán tìm phương sai giới hạn dưới cho tái lấy mẫu KLD hiệu chỉnh phương sai và độ dốc dữ liệu kết hợp giải pháp Gradient descent, giải quyết bài toán định vị mục tiêu di động trong mạng vô tuyến.
  • Mở rộng lý thuyết tái lấy mẫu thích nghi từ mô hình không gian trạng thái một chiều sang mô hình không gian trạng thái hai chiều (bậc 2) cho bài toán bám vết robot tự vận hành.

Đóng góp mới về mặt thực tiễn và ứng dụng

  • Hiện thực hóa thành công bộ lọc đa phần tử SIR trên nền tảng phần cứng FPGA Virtex-II Pro thông qua luồng công cụ AccelDSP và Xilinx System Generator 10.1 (MATLAB Simulink Co-simulation), xác lập giới hạn thực nghiệm đối với bộ lọc số hạt nhỏ (~50 hạt).
  • Đánh giá toàn diện ảnh hưởng của 7 mức công suất phát (Power Management System - PMS) và 4 cấu hình mật độ nút mốc (5, 10, 15, 20 anchor nodes) trên tập dữ liệu thực nghiệm LAURA diện tích 250 m², chứng minh khả năng cải thiện sai số RMSE và thu hẹp khoảng lỗi định vị.
  • Cung cấp giải pháp kỹ thuật giúp giảm số lượng hạt cần tính toán, tiết kiệm dung lượng bộ nhớ và rút ngắn thời gian xử lý cho các hệ thống định vị vô tuyến trong nhà và robot tự hành.

Minh chứng công bố khoa học

  • Đã công bố 10 công trình khoa học trong danh mục bài báo tạp chí và kỷ yếu hội nghị chuyên ngành.
  • Ứng dụng và nghiệm thu thành công trong Đề tài Nghiên cứu Khoa học loại C: "Thuật toán tái lấy mẫu thích nghi cho bộ lọc đa phần tử trong mạng cảm biến y sinh", Mã số: C2015-28-03 (nghiệm thu ngày 12/07/2017, đạt loại Tốt).

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của nghiên cứu

  • Thiết kế phần cứng trên kit FPGA Virtex-II Pro còn bị giới hạn về dung lượng tài nguyên logic và khối nhớ, dẫn đến việc chỉ đáp ứng tối ưu cho bộ lọc SIR có số lượng hạt tương đối nhỏ (khoảng 50 hạt).
  • Các kiểm nghiệm định vị mạng vô tuyến chủ yếu dựa trên tập dữ liệu sẵn có của hệ thống LAURA trong môi trường trong nhà diện tích 250 m², chưa mở rộng kiểm chứng trên các môi trường địa hình phức tạp quy mô lớn ngoài trời.

Hướng nghiên cứu tiếp

  • Nghiên cứu tối ưu hóa kiến trúc xử lý song song hoàn toàn cho khâu tái lấy mẫu trên các dòng FPGA và SoC thế hệ mới có tài nguyên lớn hơn.
  • Mở rộng thuật toán KLD hiệu chỉnh phương sai và độ dốc cho các không gian trạng thái đa chiều phức tạp hơn và các mô hình truyền sóng có fading đa đường sâu.
  • Phát triển ứng dụng thuật toán cho các hệ thống giám sát y sinh di động thời gian thực và mạng cảm biến không dây quy mô lớn (WSN/IoT).

Giá trị tham khảo

Luận án là tài liệu tham khảo chuyên sâu cho các đối tượng:

  • Nghiên cứu sinh, học viên cao học và giảng viên ngành Kỹ thuật Viễn thông, Xử lý tín hiệu và Tự động hóa: Tham khảo khung lý thuyết toán học về lọc Bayes, các biến thể lọc đa phần tử (SIR, SIS, KLD), và mô hình suy hao truyền sóng vô tuyến.
  • Kỹ sư thiết kế hệ thống nhúng và FPGA: Tham khảo quy trình thiết kế phần cứng cho giải thuật xử lý tín hiệu số phức tạp bằng công cụ AccelDSP, Xilinx System Generator và kỹ thuật JTAG Hardware Co-simulation trên nền kit Xilinx Virtex-II Pro (Chương 2).
  • Các nhà phát triển hệ thống định vị trong nhà và Robotics: Tham khảo phương pháp kết hợp thuật toán KLD với Gradient descent và kỹ thuật quản lý mức công suất phát (PMS) để định vị đối tượng qua RSSI mạng Zigbee hoặc điều khiển bám vết robot tự vận hành (Chương 3 và Chương 4).

Câu hỏi thường gặp

1. Tại sao bước tái lấy mẫu lại là khâu thắt cổ chai tính toán trong bộ lọc đa phần tử?

Trong khi bước trì hoãn hạt và tính toán trọng số có thể thực hiện độc lập cho từng hạt (thích hợp xử lý song song trên phần cứng), bước tái lấy mẫu đòi hỏi phải tính tổng toàn bộ trọng số để chuẩn hóa và đánh giá phân bố tích lũy (CDF). Điều này tạo ra sự phụ thuộc dữ liệu toàn cục, làm giảm khả năng song song hóa và tăng độ phức tạp tính toán.

2. Thuật toán KLD-resampling giải quyết vấn đề số lượng hạt như thế nào?

Thuật toán KLD (Kullback-Leibler Distance) ràng buộc sai số xấp xỉ giữa phân bố mật độ xác suất rời rạc của các hạt và phân bố thực tế bằng một ngưỡng khoảng cách định trước. Nhờ đó, kích thước tập mẫu được điều chỉnh động: khi trạng thái tập trung cao độ, thuật toán chỉ dùng một số lượng hạt nhỏ; khi độ bất định lớn, số lượng hạt tự động tăng lên, giúp tối ưu hóa tài nguyên so với việc cố định số hạt lớn như SIR.

3. Hệ thống LAURA trong luận án sử dụng công nghệ gì và được bố trí thử nghiệm ra sao?

Hệ thống LAURA (LocAlization and Ubiquitous monitoRing of pAtients) sử dụng công nghệ mạng cảm biến không dây Zigbee (chuẩn IEEE 802.15.4) hoạt động trên diện tích trong nhà 250 m² với 20 nút mốc (anchor nodes) tại phòng thí nghiệm ANT & Lab, phục vụ cho việc thu thập cường độ tín hiệu nhận RSS để định vị theo hai mô hình tập trung (C-LAURA) và phân tán (D-LAURA).

4. Luận án đã hiện thực thực nghiệm phần cứng bộ lọc SIR bằng công cụ và kit FPGA nào?

Tác giả sử dụng kit FPGA Xilinx Virtex-II Pro, công cụ AccelDSP (để chuyển đổi từ mô hình dấu chấm động MATLAB sang dấu chấm cố định và sinh mã HDL), kết hợp Xilinx System Generator 10.1 trong Simulink và kết nối nạp thực thi qua cáp USB Platform JTAG Hardware Co-simulation.

5. Kết quả khảo sát khi thay đổi phương sai nhiễu $Q$ và $R$ trong mô hình robot tự vận hành cho thấy điều gì?

Khi khảo sát phương sai nhiễu đo lường cố định $R = 0.5$ và thay đổi phương sai nhiễu quá trình $Q \in {0.1; 0.3; 0.5; 0.7}$, giải pháp KLD hiệu chỉnh phương sai và độ dốc kết hợp tìm giới hạn trên giúp kiểm soát sai số RMSE ở mức thấp, duy trì tính hội tụ ổn định và giảm đáng kể số lượng hạt cũng như thời gian thực thi so với các phương pháp truyền thống.

Kết luận

Luận án tiến sĩ của tác giả Lý Tú Nga đã giải quyết bài toán tối ưu hóa khâu tái lấy mẫu của bộ lọc đa phần tử trong thông tin vô tuyến và điều khiển tự động. Thông qua việc đề xuất các thuật toán tìm giới hạn trên và phương sai giới hạn dưới cho tái lấy mẫu KLD hiệu chỉnh phương sai và độ dốc dữ liệu, công trình đã giảm thiểu số hạt cần dùng, nâng cao độ chính xác định vị RMSE và rút ngắn thời gian xử lý. Các kết quả nghiên cứu được kiểm chứng chặt chẽ trên cả phần cứng FPGA Virtex-II Pro, mô phỏng mạng định vị LAURA với nhiều mức công suất và mật độ nút, cũng như mô hình robot tự vận hành trong không gian trạng thái bậc 2.