Phương Pháp Lọc Đa Phần Tử Cho Bài Toán Tái Lấy Mẫu Trong Thông Tin Vô Tuyến

LỜI CAM ĐOAN

TÓM TẮT

ABSTRACT

LỜI CÁM ƠN

1. CHƯƠNG 1: GIỚI THIỆU CHUNG

1.1. Lý do chọn đề tài

1.2. Tổng quan về hiện trạng nghiên cứu

1.2.1. Những nghiên cứu bộ lọc đa phần tử ở nước ngoài

1.2.1.1. Nghiên cứu tái lấy mẫu bộ lọc đa phần tử ở nước ngoài

1.2.1.2. Nghiên cứu ảnh hưởng công suất của bộ lọc đa phần tử ở nước ngoài

1.2.2. Những nghiên cứu bộ lọc đa phần tử ở trong nước

1.2.2.1. Nghiên cứu tái lấy mẫu bộ lọc đa phần tử ở trong nước

1.2.2.2. Nghiên cứu ảnh hưởng công suất của bộ lọc đa phần tử ở trong nước

1.2.3. Nhận định và định hướng về tình hình nghiên cứu

1.3. Mục đích và đối tượng nghiên cứu của luận án

1.4. Phạm vi và phương pháp nghiên cứu

1.5. Đóng góp mới của Luận án

1.6. Ý nghĩa khoa học và ứng dụng thực tiễn của Luận án

1.7. Cấu trúc của Luận án

2. CHƯƠNG 2: LÝ THUYẾT TỔNG QUAN VÀ THIẾT KẾ THỰC NGHIỆM BỘ LỌC SIR

2.1. Tổng quan về phương pháp ước lượng Bayes

2.1.1. Cơ sở lý thuyết định lý Bayes

2.1.2. Bộ lọc Kalman

2.1.3. Bộ lọc Kalman mở rộng

2.2. Bộ lọc đa phần tử

2.2.1. Bộ lọc đa phần tử

2.2.2. Tích phân Monte Carlo (trì hoãn)

2.2.3. Lấy mẫu chuỗi quan trọng

2.2.4. Phương pháp lấy mẫu quan trọng tuần tự

2.2.5. Vấn đề thoái hóa mẫu

2.2.6. Lưu đồ thuật toán bộ lọc đa phần tử

2.3. Kỹ thuật định vị trong mạng vô tuyến

2.3.1. Mạng cảm biến vô tuyến

2.3.2. Công nghệ định vị trong mạng cảm biến

2.3.3. Mô hình truyền sóng

2.3.4. Thiết kế bộ lọc đa phần tử SIR

2.3.4.1. Thiết kế các khối bộ lọc đa phần tử trong AccelDSP

2.3.4.2. Xây dựng mô hình và mô phỏng trong System Generator

2.3.4.3. Thực hiện mô phỏng trực tiếp trên FPGA Virtex-II Pro

2.3.5. Kết quả mô phỏng và thực nghiệm bộ lọc đa phần tử SIR

2.3.5.1. Kiểm chứng không gian trạng thái trên MATLAB và nền công nghệ FPGA

2.3.5.2. Kiểm chứng RMSE và số hạt

2.3.5.3. Kiểm chứng RMSE và phương sai nhiễu phép đo

3. CHƯƠNG 3: GIẢI PHÁP TÌM GIỚI HẠN TRÊN CHO TÁI LẤY MẪU KLD MẠNG ĐỊNH VỊ VÔ TUYẾN TRONG NHÀ

3.1. Vấn đề và hướng giải quyết

3.1.1. Vấn đề đặt ra

3.1.2. Hướng giải quyết

3.2. Mô hình hóa mạng định vị

3.2.1. Thuật toán Gradient descent

3.2.2. Cấu trúc mạng và hiện thực

3.3. Thiết kế hệ thống LAURA

3.3.1. Hệ thống phân tán LAURA

3.3.2. Hệ thống tập trung LAURA

3.3.3. Ứng dụng PMS nâng cao hiệu quả định vị

3.4. Thuật toán bộ lọc đa phần tử

3.5. Giải pháp tìm giới hạn trên cho tái lấy mẫu KLD

3.5.1. Phương pháp tái lấy mẫu KLD

3.5.2. Thuật toán tìm giá trị giới hạn trên

3.6. Kết quả mô phỏng

3.6.1. Dữ liệu thử nghiệm

3.6.2. Thiết lập giá trị giới hạn trên

3.6.3. Kiểm chứng lỗi định vị với mức công suất (-15dBm)

3.6.4. Kiểm chứng khoảng lỗi với các mức công suất khác nhau

3.6.5. Kiểm chứng lỗi định vị với các mật độ anchor nodes

4. CHƯƠNG 4: GIẢI PHÁP KLD HIỆU CHỈNH PHƯƠNG SAI VÀ ĐỘ DỐC DỮ LIỆU

4.1. Thuật toán tìm giá trị phương sai

4.1.1. Vấn đề bài toán và hướng giải quyết

4.1.2. Thuật toán tái lấy mẫu KLD với hiệu chỉnh phương sai và độ dốc

4.1.3. Thuật toán tìm giá trị phương sai giới hạn dưới

4.1.4. Thiết lập thông số hệ thống

4.1.5. Kiểm chứng lỗi định vị

4.1.6. So sánh khoảng lỗi các phương pháp truyền thống và đề xuất

4.1.7. Kiểm chứng khoảng lỗi với các mức công suất khác nhau

4.1.8. Kiểm chứng ảnh hưởng mức công suất với lỗi định vị

4.2. Thuật toán tìm giá trị hiệu chỉnh phương sai và giá trị giới hạn trên

4.2.1. Vấn đề bài toán và hướng giải quyết

4.2.2. Thiết lập thông số hệ thống

4.2.3. Kiểm chứng RMSE và số hạt cần dùng (R=Q=0,5)

4.2.4. Kiểm chứng RMSE và số hạt cần dùng khi thay đổi các phương sai nhiễu

4.2.5. Kiểm chứng thời gian, sai số chuẩn, mức độ tính toán

5. CHƯƠNG 5: KẾT LUẬN VÀ ĐỊNH HƯỚNG NGHIÊN CỨU

5.1. Định hướng nghiên cứu

5.2. Khoảng lỗi và số hạt cần dùng

5.3. Thông số thời gian chạy mô phỏng

DANH MỤC CÔNG BỐ CÁC CÔNG TRÌNH CỦA TÁC GIẢ

TÀI LIỆU THAM KHẢO

I. Phương pháp lọc đa phần tử

Phương pháp lọc đa phần tử (Particle Filter - PF) là một kỹ thuật xử lý tín hiệu tuần tự, được phát triển dựa trên lý thuyết Bayes. Phương pháp này đặc biệt hiệu quả trong việc xử lý các mô hình không gian trạng thái phi tuyến, nơi nhiễu phi Gauss có ảnh hưởng đáng kể. PF được ứng dụng rộng rãi trong các lĩnh vực như tài chính, hệ thống địa vật lý, thông tin vô tuyến, điều khiển, định vị và robot. Cơ chế hoạt động của PF dựa trên ba bước chính: trì hoãn hạt, tính toán trọng số và tái lấy mẫu. Trong đó, tái lấy mẫu là bước quan trọng nhất, giúp ngăn chặn hiện tượng thoái hóa mẫu và đảm bảo độ chính xác trong việc theo dõi mục tiêu.

1.1. Cơ sở lý thuyết

Cơ sở lý thuyết của PF dựa trên lý thuyết Bayes, nơi các phân phối xác suất được cập nhật liên tục dựa trên dữ liệu quan sát. Phương pháp này sử dụng các hạt (particles) để đại diện cho các trạng thái không gian, từ đó ước lượng các hàm phân bố phát sinh. Các hạt được lấy mẫu ngẫu nhiên và trọng số của chúng được tính toán dựa trên khả năng phù hợp với dữ liệu quan sát. Tái lấy mẫu là quá trình loại bỏ các hạt có trọng số thấp và nhân bản các hạt có trọng số cao, giúp duy trì độ chính xác của bộ lọc.

1.2. Ứng dụng trong thông tin vô tuyến

Trong thông tin vô tuyến, PF được sử dụng để giải quyết các bài toán định vị và theo dõi mục tiêu. Phương pháp này đặc biệt hiệu quả trong việc giảm thiểu ảnh hưởng của nhiễu đa đường, một vấn đề phổ biến trong mạng vô tuyến. Bằng cách sử dụng cường độ tín hiệu nhận (RSS), PF có thể cải thiện độ chính xác của việc định vị mục tiêu. Ngoài ra, PF cũng được áp dụng trong các hệ thống định vị trong nhà, nơi các tín hiệu GPS không khả dụng.

II. Bài toán tái lấy mẫu

Bài toán tái lấy mẫu là một trong những thách thức lớn nhất trong việc triển khai phương pháp lọc đa phần tử. Tái lấy mẫu là quá trình quan trọng giúp duy trì độ chính xác của bộ lọc bằng cách loại bỏ các hạt không phù hợp và nhân bản các hạt có trọng số cao. Tuy nhiên, quá trình này thường đòi hỏi nhiều tài nguyên tính toán và không phù hợp với xử lý song song. Các nghiên cứu gần đây đã đề xuất nhiều giải pháp tái lấy mẫu khác nhau, bao gồm tái lấy mẫu dựa trên trọng số trước đó, tái lấy mẫu từ phân bố gần đúng và tái lấy mẫu từ một phần của không gian mẫu.

2.1. Giải pháp tái lấy mẫu KLD

Giải pháp tái lấy mẫu KLD (Kullback-Leibler Distance) là một phương pháp hiệu quả để giảm số lượng hạt cần dùng trong khi vẫn đảm bảo độ chính xác của bộ lọc. Phương pháp này sử dụng khoảng cách KLD để xác định giới hạn trên và dưới cho số lượng hạt, từ đó tối ưu hóa quá trình tái lấy mẫu. Kết quả thử nghiệm cho thấy, tái lấy mẫu KLD giúp cải thiện đáng kể lỗi định vị và giảm thời gian tính toán trong các hệ thống vô tuyến.

2.2. Ảnh hưởng của công suất

Ảnh hưởng của công suất đến hiệu quả của tái lấy mẫu cũng được nghiên cứu kỹ lưỡng. Các thử nghiệm được thực hiện với các mức công suất khác nhau và mật độ anchor nodes khác nhau. Kết quả cho thấy, việc điều chỉnh công suất phát có thể cải thiện đáng kể độ chính xác của việc định vị, đặc biệt trong các môi trường có nhiễu cao. Tái lấy mẫu KLD kết hợp với điều chỉnh công suất là một giải pháp hiệu quả để nâng cao hiệu suất của hệ thống định vị vô tuyến.

III. Ứng dụng thực tiễn

Ứng dụng thực tiễn của phương pháp lọc đa phần tử và tái lấy mẫu trong thông tin vô tuyến đã được chứng minh qua nhiều nghiên cứu và thử nghiệm. Phương pháp này không chỉ giúp cải thiện độ chính xác của việc định vị mục tiêu mà còn giảm thiểu thời gian tính toán và tài nguyên cần thiết. Các hệ thống định vị trong nhà, như LAURA, đã áp dụng thành công tái lấy mẫu KLD để nâng cao hiệu quả định vị. Ngoài ra, việc triển khai PF trên nền công nghệ FPGA cũng mở ra nhiều cơ hội mới trong việc xử lý tín hiệu thời gian thực.

3.1. Hệ thống LAURA

Hệ thống LAURA là một ứng dụng điển hình của phương pháp lọc đa phần tử trong định vị và giám sát bệnh nhân. Hệ thống này sử dụng tái lấy mẫu KLD để cải thiện độ chính xác của việc định vị trong môi trường có nhiễu cao. Kết quả thử nghiệm cho thấy, LAURA có thể giảm thiểu lỗi định vị và tối ưu hóa số lượng hạt cần dùng, từ đó nâng cao hiệu suất của hệ thống.

3.2. Triển khai trên FPGA

Việc triển khai phương pháp lọc đa phần tử trên nền công nghệ FPGA đã mở ra nhiều cơ hội mới trong việc xử lý tín hiệu thời gian thực. FPGA cho phép thực hiện các phép tính song song, giúp tăng tốc độ xử lý và giảm thiểu thời gian tính toán. Các thử nghiệm trên Virtex-II Pro đã chứng minh hiệu quả của việc triển khai PF trên FPGA, đặc biệt trong các bài toán phi tuyến phức tạp.

Luận Án Tiến Sĩ Kỹ Thuật Viễn Thông: Phương Pháp Lọc Đa Phần Tử Cho Tái Lấy Mẫu Trong Thông Tin Vô Tuyến