Tổng quan về luận án

Sự bùng nổ của kỷ nguyên dữ liệu lớn (Big Data), Internet vạn vật (IoT), điện toán đám mây và trí tuệ nhân tạo (AI) đang tạo ra áp lực chưa từng có lên hạ tầng viễn thông toàn cầu. Khi công nghệ ghép kênh phân chia theo bước sóng mật độ cao (DWDM) dần tiến tới giới hạn phi tuyến Shannon về dung lượng kênh truyền trong sợi quang đơn mode ($C = B \log_2(1 + \text{SNR})$), và tốc độ xung nhịp vượt ngưỡng 40 GHz khiến các liên kết điện truyền thống trên chip (on-chip interconnects) đối mặt với rào cản tiêu tán công suất cũng như độ trễ, việc khai phá các chiều không gian mới của sóng ánh sáng trở thành yêu cầu sống còn. Luận án tiến sĩ kỹ thuật điện tử của tác giả Dương Quang Duy (2022) tại Học viện Công nghệ Bưu chính Viễn thông với đề tài "Nghiên cứu thiết kế linh kiện tích hợp quang tử trên nền vật liệu SOI cho hệ thống ghép kênh phân chia theo mode" đại diện cho một nghiên cứu tiên phong nhằm giải quyết nút thắt nghẽn băng thông này thông qua kỹ thuật ghép kênh phân chia theo mode (Mode Division Multiplexing - MDM).

Khoảng trống nghiên cứu (research gap) trọng tâm mà luận án xác định bắt nguồn từ việc phần lớn các linh kiện MDM trước đây chỉ hoạt động đơn lẻ trên phân cực sóng điện ngang ($TE$) và rất nhạy cảm với trạng thái phân cực sóng từ ngang ($TM$), gây suy hao nghiêm trọng khi kết nối trực tiếp với sợi quang đa mode (MMF). Đồng thời, các bộ định tuyến lựa chọn mode (Mode Selective Router - MSR) truyền thống thường sử dụng vi gia nhiệt Titan ($Ti$) gây suy hao plasmonic cao và đòi hỏi điều khiển đa mức công suất phức tạp. Để giải quyết triệt để vấn đề, luận án đặt ra ba câu hỏi và giả thuyết nghiên cứu cốt lõi:

  1. Câu hỏi 1 (Q1): Làm thế nào để loại bỏ sự phụ thuộc phân cực trong các bộ ghép/tách 2 mode và 3 mode trên nền tảng dẫn sóng Silic trên chất điện môi (Silicon-on-Insulator - SOI)? $\rightarrow$ Giả thuyết 1 (H1): Cấu trúc dẫn sóng nóc/đỉnh (rib/ridge waveguide) được thiết kế tối ưu hình học có thể triệt tiêu tính lưỡng chiết hình dạng, duy trì điều kiện bắt chiết suất hiệu dụng (Matching Effective Index - MEI) đồng thời cho cả $TE_m$ và $TM_m$.
  2. Câu hỏi 2 (Q2): Cơ chế chuyển mạch pha nào giúp tối ưu hóa hiệu suất năng lượng và độ tuyến tính của bộ định tuyến mode MSR? $\rightarrow$ Giả thuyết 2 (H2): Ứng dụng màng Oxit thiếc Indi (Indium Tin Oxide - ITO) làm bộ dịch pha quang nhiệt (Thermo-Optic Phase Shifter - TOPS) điều khiển nhị phân (ON/OFF) sẽ giảm thiểu hấp thụ quang học và đơn giản hóa thuật toán định tuyến.
  3. Câu hỏi 3 (Q3): Phương thức nào tạo đồng thời nhiều mode quang trực giao từ một nguồn mode cơ bản ($TE_0$) với độ cân bằng công suất cao? $\rightarrow$ Giả thuyết 3 (H3): Kết hợp giao thoa đa mode (Multimode Interference - MMI) đối xứng và bộ chia chữ Y (Y-junction) có thể tái cấu trúc trường quang để kích thích chọn lọc các mode bậc cao $TE_1, TE_2$.

Khung lý thuyết của luận án tích hợp chặt chẽ giữa điện động lực học vĩ mô Maxwell-Helmholtz, nguyên lý tự chụp ảnh Bachmann trong môi trường giao thoa đa mode, và quan hệ tán sắc Sellmeier cải tiến từ hệ thống đo CHARMS. Đóng góp đột phá của công trình được lượng hóa qua việc mở rộng băng thông quang lên đến 150 nm (1500 nm – 1650 nm), kiểm soát suy hao chèn kênh $I.L < 0.71\ \text{dB}$, nâng độ triệt nhiễu xuyên kênh $Cr.T < -25\ \text{dB}$, và đảm bảo độ cân bằng phân cực $PDL < 0.5\ \text{dB}$ trên toàn dải bước sóng viễn thông C và L.

Literature Review và Positioning

Lịch sử phát triển các mạch tích hợp quang tử (Photonic Integrated Circuits - PIC) cho hệ thống ghép kênh quang đã trải qua nhiều giai đoạn đột phá. Kể từ khi Shannon (1948) đặt nền móng cho lý thuyết thông tin, các kỹ thuật ghép kênh phân chia theo thời gian (TDM) và bước sóng (WDM) lần lượt đạt ngưỡng bão hòa vật lý. Nhằm vượt qua rào cản này, Richardson et al. (2013) và Li et al. (2014) đã đề xuất khai thác bậc tự do không gian thông qua sợi quang đa lõi (multi-core fiber) và ghép kênh phân chia theo mode (MDM). Tuy nhiên, việc truyền dẫn tín hiệu MDM khoảng cách lớn đòi hỏi các linh kiện xử lý tín hiệu quang trên chip phải có hiệu năng xuất sắc và kích thước siêu nhỏ gọn.

Trong bức tranh tổng thể của y văn quốc tế và trong nước, tồn tại hai luồng quan điểm và giải pháp kỹ thuật đối nghịch nhau:

  • Luồng tiếp cận 1: Sử dụng bộ ghép định hướng bất đối xứng (Asymmetric Directional Coupler - ADC) và vi vòng cộng hưởng (Microring Resonators) được thúc đẩy mạnh mẽ bởi các nhóm nghiên cứu quốc tế như Dai et al. (2012, 2013) và Ding et al. (2013). Mặc dù cấu trúc ADC có khả năng hỗ trợ số lượng mode lớn, hiệu quả truyền dẫn của nó bị hạn chế bởi sự biến thiên hằng số truyền $\beta$ theo bước sóng, dẫn đến băng thông làm việc hẹp ($< 20\ \text{nm}$) và độ nhạy sai số chế tạo cực cao. Cấu trúc vi vòng cộng hưởng tuy có kích thước nhỏ nhưng độ suy hao chèn kênh lớn và đáp ứng quang phổ mang tính chọn lọc tần số hẹp, không phù hợp cho các hệ thống WDM băng rộng.
  • Luồng tiếp cận 2: Sử dụng bộ giao thoa đa mode (MMI) kết hợp cấu trúc chia nhánh chữ Y (Y-Junction) được phát triển bởi Soldano & Pennings (1995), kết hợp các cải tiến của Chen et al. (2015). Tại Việt Nam, nhóm tác giả Trần Tuấn Anh et al. (2016, 2019) đã thiết kế linh kiện ghép/tách 2 mode và 3 mode TE sử dụng ADC và chữ Y bất đối xứng với $I.L < 0.71\ \text{dB}$ và $Cr.T < -20\ \text{dB}$ trong dải 1500 nm – 1600 nm. Tiếp đó, Trương Cao Dũng et al. (2014, 2017) phát triển cấu trúc MMI kết hợp chữ Y cho phép đạt băng thông 150 nm ($1500\ \text{nm} - 1650\ \text{nm}$) với $0.5\ \text{dB} < I.L < 1.5\ \text{dB}$ và $Cr.T < -25\ \text{dB}$, nhưng chỉ giới hạn cho mode phân cực $TE_0/TE_1$.

Luận án của Dương Quang Duy đã định vị chính xác khoảng trống kỹ thuật chưa được giải quyết: các thiết kế trước đây phần lớn sử dụng dẫn sóng dải (strip waveguide) dẫn đến tính bất đối xứng phân cực cao, đồng thời cấu trúc chữ Y nhánh thẳng thường có độ hở tiếp giáp lớn gây bức xạ năng lượng. Bằng cách chuyển đổi sang cấu trúc dẫn sóng nóc/đỉnh (rib waveguide) có tính lưỡng chiết cân bằng kết hợp nhánh cong chữ S tối ưu hóa theo hệ số kích thích mode $C_{mv}$, nghiên cứu đã mở rộng thành công khả năng xử lý đồng thời cả hai trạng thái phân cực kép ($TE_0/TM_0, TE_1/TM_1, TE_2/TM_2$) với hiệu năng vượt trội so với các công bố quốc tế cùng thời điểm.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án đã mở rộng và hoàn thiện hệ thống lý thuyết dẫn sóng quang phi tuyến và bán dẫn quang tử qua ba đóng góp then chốt:

  1. Mở rộng lý thuyết tương hợp mode (Modal Coupling Theory) và điều kiện bắt chiết suất hiệu dụng (Matching Effective Index - MEI): Luận án chứng minh rằng đối với các cấu trúc dẫn sóng nóc/đỉnh có tỷ lệ khắc sâu (etch depth ratio) $r = h_0/H_S$ xác định, điều kiện MEI ($n_{eff, thân}^{(m)} = n_{eff, nhánh}^{(v)}$) có thể đồng thời thỏa mãn cho cả mode phân cực ngang $TE$ và mode phân cực dọc $TM$, phá vỡ định kiến cho rằng linh kiện MDM mật độ tích hợp cao bắt buộc phải phụ thuộc phân cực.
  2. Phát triển khung giải tích giao thoa đa mode (MMI) có kiểm soát pha phi đối xứng: Dựa trên nguyên lý tự chụp ảnh của Bachmann (1995), luận án thiết lập phương trình ma trận truyền đạt tổng quát cho phép xác định chính xác pha liên kết $\phi_{rs}$ tại mặt phẳng đầu ra $z = p(3L_\pi/N)$:

$$\phi_{rs} = \frac{\pi}{4N}(r+s)(2N - r - s) \quad \text{với } r+s \text{ chẵn}$$

  1. Mô hình hóa hiệu ứng quang nhiệt phi plasmonic trong màng mỏng dẫn điện trong suốt (Transparent Conducting Oxides - TCO): Luận án tích hợp mô hình Sellmeier phụ thuộc nhiệt độ $\partial n/\partial T$ của Silic ($1.86 \times 10^{-4}\ \text{K}^{-1}$) với cơ chế dẫn nhiệt Fourier, chứng minh ITO có khả năng tạo độ dịch pha $\Delta\Phi = \pi$ ở mức tiêu thụ công suất $P_\pi$ thấp hơn 38% so với vi gia nhiệt kim loại Titanium truyền thống mà không làm tăng suy hao hấp thụ sóng evanescent.

Khung phân tích độc đáo

Khung phân tích của luận án tích hợp liên hoàn ba trụ cột lý thuyết: Điện động lực học Maxwell, Lý thuyết truyền sóng quang sai phân hữu hạn (FD-BPM), và Lý thuyết giao thoa trường tự chụp ảnh đa mode.

Khung phân tích xác lập các điều kiện biên nghiêm ngặt (Boundary Conditions):

  • Điều kiện liên tục của thành phần từ trường tiếp tuyến qua mặt tiếp giáp dẫn sóng nóc: $H_y$ và $\frac{1}{n^2}\frac{\partial H_y}{\partial y}$ liên tục tại $y = 0, d, d+s$.
  • Giới hạn góc truyền tia cận trục trong phép xấp xỉ biến đổi chậm envelope: $\theta < 15^\circ$ đối với trục $z$.
  • Vùng đơn mode và đa mode được giới hạn chính xác qua tần số chuẩn hóa $V$:

$$V = k_0 H_S \sqrt{n_c^2 - n_r^2} \le \pi$$

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Nghiên cứu được xây dựng trên lập trường nhận thức luận thực chứng (positivist paradigm), sử dụng phương pháp luận suy diễn định lượng kết hợp chặt chẽ giữa giải tích giải pháp số (numerical analytical modeling) và mô phỏng vật lý vi mô chính xác cao. Thiết kế nghiên cứu phân tầng đa mức độ bao gồm: mức phân tích đặc tính điện từ vật liệu SOI, mức cấu trúc dẫn sóng đơn lẻ (rib/ridge), và mức tích hợp hệ thống đa linh kiện (MMI, Y-junction, Phase Shifters).

Tiêu chí lựa chọn thông số hình học được xác định dựa trên chuẩn công nghệ silicon photonics thương mại: đế Silic với lớp oxit chôn vùi (Buried Oxide - BOX) $SiO_2$ dày $2\ \mu\text{m}$ ($n_{SiO_2} = 1.45$ tại bước sóng $\lambda_0 = 1550\ \text{nm}$), lớp lõi Silic có độ dày tổng thể $H = 400\ \text{nm}$ hoặc $H = 220\ \text{nm}$ ($n_{Si} = 3.45$), và chiều cao phiến khắc $h_0$ được tối ưu hóa để loại bỏ bức xạ quang vào lớp đế.

Quy trình nghiên cứu rigorous

Quy trình mô phỏng và kiểm định hiệu năng quang tuân thủ các giao thức chuẩn mực quốc tế:

  1. Rời rạc hóa không gian truyền dẫn: Cấu trúc 3D được chuyển đổi thành bài toán tương đương qua phương pháp chiết suất hiệu dụng (EIM), sau đó áp dụng thuật toán truyền tia sai phân hữu hạn 2D/3D (FD-BPM) dựa trên sơ đồ ẩn Crank-Nicolson với kích thước mắt lưới siêu mịn: $\Delta x = \Delta y = \Delta z = 0.02\ \mu\text{m}$.
  2. Điều kiện biên hấp thụ hoàn toàn (PML): Áp dụng lớp hấp thụ phối hợp trở kháng hoàn hảo (Perfect Matched Layers) tại các biên tính toán nhằm triệt tiêu hiện tượng phản xạ sóng giả tạo quay trở lại lõi dẫn.
  3. Đánh giá hệ số kích thích mode $C_{mv}$: Sự biến thiên hình học của các nhánh cong chữ Y dọc trục truyền sóng $z$ được tối ưu hóa qua tích phân chồng chập phân bố điện từ trường:

$$C_{mv} = \left[ \frac{\int \Psi(x, L_S) \phi_{mv}^*(x) dx}{\int |\phi_{mv}(x)|^2 dx} \right]^2$$

Nhờ vậy, suy hao bức xạ tại các điểm chuyển tiếp phân nhánh được khống chế ở mức tối thiểu ($< 0.1\ \text{dB}$).

Data và phân tích

Toàn bộ dữ liệu hiệu năng quang học được trích xuất trực tiếp từ phần mềm chuyên dụng RSoft Photonic Device Tools (Synopsys Photonic Solutions), bao gồm:

  • Suy hao chèn kênh (Insertion Loss - I.L): $$I.L = 10 \log_{10}\left(\frac{P_{out}}{P_{in}}\right)\ (\text{dB})$$
  • Nhiễu xuyên kênh (Crosstalk - Cr.T): $$Cr.T = 10 \log_{10}\left(\frac{P_{unwanted}}{P_{out}}\right)\ (\text{dB})$$
  • Suy hao phụ thuộc phân cực (Polarization Dependent Loss - PDL): $$PDL = |I.L_{TE} - I.L_{TM}|\ (\text{dB})$$
  • Độ cân bằng công suất ngõ ra (Power Balance - P.B): $$P.B = 10 \log_{10}\left(\frac{P_{TE0}}{P_{TE1}}\right)\ (\text{dB})$$

Các phân tích độ nhạy (sensitivity/robustness checks) được thực hiện bằng cách quét sai số chế tạo đa biến: biến thiên chiều rộng dẫn sóng vào $\Delta W_{in} \in [-100, +100]\ \text{nm}$, sai số chiều dài giao thoa đa mode $\Delta L_{MMI} \in [-5, +5]\ \mu\text{m}$, và sai số chiều cao phiến $\Delta H_S \in [-20, +20]\ \text{nm}$, đảm bảo độ tin cậy thống kê của linh kiện khi sản xuất hàng loạt.

Phát hiện đột phá và implications

Những phát hiện then chốt

  1. Chế tạo thành công linh kiện ghép/tách 2 mode và 3 mode phân cực kép ($TE/TM$) với băng thông kỷ lục: Luận án chứng minh rằng việc kết hợp bộ giao thoa $2 \times 2$ MMI và bộ chia chữ Y đối xứng trên dẫn sóng nóc $H_S = 400\ \text{nm}$ cho phép truyền đồng thời cặp mode $TE_0/TM_0$ và $TE_1/TM_1$ trong băng thông rộng tới 150 nm ($1500\ \text{nm} - 1650\ \text{nm}$). Tại bước sóng trung tâm 1550 nm, suy hao chèn kênh $I.L$ đạt mức tuyệt hảo từ $-0.4\ \text{dB}$ đến $-0.8\ \text{dB}$, nhiễu xuyên kênh $Cr.T < -25\ \text{dB}$, và $PDL < 0.4\ \text{dB}$, vượt trội hoàn toàn so với thiết kế ADC của Trương Cao Dũng et al. (2016) ($I.L \ge -0.9\ \text{dB}, Cr.T \le -18\ \text{dB}$, băng thông chỉ $10\ \text{nm}$).
  2. Linh kiện ghép/tách 3 mode phân cực kép sử dụng cấu trúc chữ Y bất đối xứng phân tầng: Thiết kế phân tầng hai tầng chữ Y bất đối xứng nhánh cong giúp phân tách độc lập ba mode $TE_0/TM_0, TE_1/TM_1, TE_2/TM_2$ với $I.L < 0.95\ \text{dB}$ và $Cr.T < -22\ \text{dB}$ trên toàn dải C-band.
  3. Đột phá trong thiết kế bộ định tuyến lựa chọn mode ($1 \times 3$ MSR) điều khiển nhị phân: Bằng cách ứng dụng bộ dịch pha quang nhiệt ITO (TOPS-ITO), linh kiện định tuyến 3 mode ($TE_0, TE_1, TE_2$) đạt khả năng chuyển mạch quang hoàn chỉnh chỉ qua hai trạng thái công suất ON/OFF thay vì phải điều chế điện áp liên tục phức tạp như các nghiên cứu quốc tế trước đây (chẳng hạn các cấu trúc vi gia nhiệt Ti đa mức [46]-[49]). Mức suy hao chèn của bộ định tuyến duy trì $< 1.2\ \text{dB}$ với độ cách ly giữa các kênh đầu ra $> 20\ \text{dB}$.
  4. Khả năng tạo đồng thời các mode trực giao bậc cao từ mode cơ bản: Linh kiện phát đa mode đồng thời biến đổi mode cơ bản $TE_0$ thành các tổ hợp mode ($TE_0 + TE_1$) hoặc ($TE_0 + TE_1 + TE_2$) với hệ số cân bằng công suất $P.B \approx 0 \pm 0.3\ \text{dB}$, mở ra giải pháp phân phối tín hiệu quang đa kênh trong các mạng truyền thông quảng bá trên chip.
+----------------------------------------------------------------------------------------------------+
|                         BẢNG SO SÁNH HIỆU NĂNG QUANG GIỮA CÁC THIẾT KẾ                             |
+------------------------------+-------------------+---------------+---------------+-----------------+
| Linh kiện / Công trình       | Băng thông (nm)   | I.L (dB)      | Cr.T (dB)     | Phân cực hỗ trợ |
+------------------------------+-------------------+---------------+---------------+-----------------+
| ADC - Trương Cao Dũng (2016) | 10 (1545 - 1555)  | >= -0.9       | <= -18        | TE0/TM0, TE1/TM1|
| MMI - Trương Cao Dũng (2014) | 20 (1540 - 1560)  | <= -1.2       | <= -20        | TE0, TM0        |
| MMI+Y - Trương Cao Dũng 2017 | 150 (1500 - 1650) | 0.5 - 1.5     | < -25         | Chỉ TE0, TE1    |
| Chữ Y - Trần Tuấn Anh (2019) | 100 (1500 - 1600) | < 0.71        | < -20         | Chỉ 3 mode TE   |
| LUẬN ÁN ĐỀ XUẤT (2022)       | 150 (1500 - 1650) | < 0.70        | < -25         | Độc lập TE/TM   |
+------------------------------+-------------------+---------------+---------------+-----------------+

Implications đa chiều

  • Về mặt học thuật: Công trình xác lập quy chuẩn thiết kế mới cho các linh kiện quang tử tích hợp, chứng minh rằng cấu trúc dẫn sóng nóc/đỉnh là giải pháp tối ưu để khắc phục triệt để tính nhạy phân cực trong truyền thông MDM.
  • Về mặt phương pháp luận: Sự kết hợp giữa thuật toán FD-BPM Crank-Nicolson và EIM trên mắt lưới $\Delta = 0.02\ \mu\text{m}$ cung cấp một quy trình thiết kế chuẩn xác, cho phép dự đoán dung sai chế tạo với độ phân giải dưới nanomet ($\pm 1\ \text{nm}$).
  • Về mặt thực tiễn và công nghiệp: Các linh kiện được thiết kế với kích thước micromet siêu nhỏ, hoàn toàn tương thích với quy trình quang khắc tia cực tím sâu (193 nm DUV Lithography) và công nghệ đúc bán dẫn bù CMOS chuẩn công nghiệp, cho phép thương mại hóa quy mô lớn phục vụ các trung tâm dữ liệu AI thế hệ mới.

Limitations và Future Research

Mặc dù đạt được những kết quả đột phá, luận án thẳng thắn thừa nhận các giới hạn kỹ thuật cần tiếp tục hoàn thiện:

  1. Giới hạn mô phỏng số và thực nghiệm: Toàn bộ dữ liệu trong luận án được xây dựng trên nền tảng mô phỏng số chính xác cao (numerical simulation) thông qua công cụ RSoft Photonics Suite; chưa thực hiện đóng gói và đo kiểm quang học thực tế trên chip chế tạo (experimental fabrication verification) do điều kiện phòng sạch trong nước còn hạn chế.
  2. Độ nhạy nhiệt cục bộ của màng mỏng TOPS: Mặc dù màng ITO giảm thiểu công suất gia nhiệt, gradient nhiệt độ lan truyền trong đế Silic khi nhiều cổng định tuyến hoạt động đồng thời có thể gây hiện tượng nhiễu nhiệt xuyên kênh (thermal crosstalk) giữa các nhánh dẫn lân cận.
  3. Số lượng mode bị chặn trên bậc 3: Thiết kế hiện tại mới tối ưu hóa đến 3 mode ($TE_0/TE_1/TE_2$ và $TM_0/TM_1/TM_2$). Khi số lượng mode $N \ge 4$, độ rộng dẫn sóng tăng cao làm xuất hiện các mode lai và suy hao bức xạ tăng nhanh tại các vùng tiếp giáp chữ Y.

Chương trình nghiên cứu tiếp nối (Future Research Agenda) bao gồm:

  • Chế tạo thử nghiệm chip quang thực tế tại các xưởng đúc bán dẫn quốc tế (như IMEC hoặc TSMC Silicon Photonics Platform).
  • Tích hợp vật liệu biến đổi pha phi nhiệt (Phase Change Materials - PCM như $VO_2$ hoặc $Sb_2Se_3$) nhằm tạo ra các cổng định tuyến quang không tiêu hao năng lượng tĩnh (non-volatile optical routing).
  • Ứng dụng mạng nơ-ron học sâu (Deep Inverse Design) để tự động hóa tối ưu hóa cấu trúc dẫn sóng topo tự do, mở rộng khả năng ghép kênh lên 8 đến 16 mode quang trực giao.

Tác động và ảnh hưởng

Nghiên cứu tạo ra tác động sâu rộng trên nhiều phương diện của hệ sinh thái viễn thông và công nghệ thông tin:

  • Ảnh hưởng học thuật: Mở ra hướng nghiên cứu kết hợp lai ghép MDM-WDM, cung cấp cơ sở lý thuyết vững chắc cho các đề tài tiến sĩ và nhóm nghiên cứu quang tử tích hợp tại Việt Nam và khu vực. Tiềm năng trích dẫn cao trong các tạp chí quang tử hàng đầu thuộc hệ thống IEEE, Optica và Elsevier.
  • Chuyển đổi công nghiệp: Giải pháp tích hợp MDM trên nền SOI giúp các tập đoàn viễn thông và trung tâm dữ liệu đám mây (Data Centers) nâng dung lượng truyền dẫn trên chip lên gấp 3 đến 6 lần mà không cần thay thế hạ tầng cáp quang sẵn có, cắt giảm đáng kể chi phí đầu tư (CAPEX) và năng lượng tiêu thụ (OPEX).
  • Chính sách và phát triển bền vững: Đóng góp trực tiếp vào chiến lược phát triển hạ tầng số quốc gia, thúc đẩy năng lực tự chủ nghiên cứu và thiết kế vi mạch tích hợp bán dẫn quang tử tại Việt Nam theo định hướng công nghệ cao của Chính phủ.

Đối tượng hưởng lợi

  • Nghiên cứu sinh và Giới học thuật: Tiếp cận phương pháp luận thiết kế chuẩn mực, bộ thông số hình học tối ưu và giải pháp triệt tiêu phân cực trong mạch quang phẳng PLC.
  • Kỹ sư R&D Bán dẫn và Quang tử: Ứng dụng trực tiếp các bản vẽ thiết kế linh kiện chữ Y, MMI và TOPS-ITO tương thích CMOS để chế tạo chip quang giao tiếp quang học (Optical Interconnects) tốc độ cao.
  • Nhà hoạch định mạng viễn thông: Nắm bắt cơ sở khoa học để xây dựng lộ trình nâng cấp hạ tầng mạng truyền tải dung lượng Terabit/s, kết hợp hài hòa giữa công nghệ WDM hiện hữu và công nghệ MDM tiên tiến.

Câu hỏi chuyên sâu

1. Đóng góp lý thuyết độc đáo nhất của luận án là gì và đã mở rộng lý thuyết nào?

Trả lời: Đóng góp lý thuyết độc đáo nhất là việc mở rộng Lý thuyết tương hợp mode và điều kiện bắt chiết suất hiệu dụng (MEI) trên cấu trúc dẫn sóng nóc/đỉnh (rib waveguide). Luận án đã chứng minh thành công rằng tính lưỡng chiết hình học có thể được triệt tiêu hoàn toàn thông qua việc cân bằng tỷ lệ khắc sâu $r = h_0/H_S$, cho phép điều kiện MEI đồng thời thỏa mãn cho cả hai họ mode trực giao $TE_m$ và $TM_m$, giải quyết dứt điểm vấn đề suy hao phụ thuộc phân cực ($PDL < 0.4\ \text{dB}$) vốn là rào cản lớn nhất của các bộ ghép/tách MDM trước đây.

2. Điểm cải tiến cốt lõi của phương pháp nghiên cứu so với các công trình trước đây là gì?

Trả lời: So với các nghiên cứu của Dai et al. (2012) sử dụng ADC nhạy bước sóng và Trần Tuấn Anh et al. (2019) sử dụng chữ Y nhánh thẳng, luận án đã thiết lập quy trình tính toán phân tích vi mô kết hợp giữa EIM và FD-BPM Crank-Nicolson trên lưới tọa độ $\Delta x = \Delta y = \Delta z = 0.02\ \mu\text{m}$, kết hợp tối ưu hóa hình học nhánh cong chữ S thông qua hệ số kích thích mode $C_{mv}$. Phương pháp này giúp loại bỏ hoàn toàn các điểm kỳ dị quang học và duy trì độ chính xác mô phỏng ở mức sai số chế tạo $\pm 1\ \text{nm}$.

3. Phát hiện nào trong luận án mang tính bất ngờ nhất và có bằng chứng định lượng ra sao?

Trả lời: Phát hiện bất ngờ nhất là cơ chế định tuyến quang nhiệt sử dụng màng Oxit thiếc Indi (TOPS-ITO). Khác với định kiến cho rằng vật liệu TCO có suy hao hấp thụ cao, việc tối ưu hóa khoảng cách lớp đệm cách ly $h_{SiO_2} = 1\ \mu\text{m}$ cho phép TOPS-ITO đạt độ dịch pha chính xác $\pi$ ở chế độ điều khiển nhị phân đơn giản (ON/OFF) mà không gây suy hao plasmonic, giữ suy hao chèn $I.L < 1.2\ \text{dB}$ và độ cách ly kênh $> 20\ \text{dB}$.

4. Luận án có cung cấp đầy đủ giao thức để tái lập nghiên cứu (Replication Protocol) không?

Trả lời: Hoàn toàn đầy đủ. Luận án công bố chi tiết mọi tham số cấu trúc: chiều cao lõi Silic ($H = 400\ \text{nm}$), chiều cao phiến ($H_S = 180 - 220\ \text{nm}$), độ rộng dẫn sóng vào/ra ($W_{in}, W_O$), chiều dài giao thoa ($L_{MMI}$), bán kính cong của các nhánh chữ Y, chỉ số khúc xạ vật liệu theo mô hình Sellmeier, và các bước thiết lập thuật toán mô phỏng trong công cụ RSoft BeamPROP.

5. Định hướng chương trình nghiên cứu 10 năm tiếp theo được vạch ra như thế nào?

Trả lời: Lộ trình 10 năm tập trung vào ba trụ cột: (1) Thực hiện chế tạo MPW (Multi-Project Wafer) trên dây chuyền CMOS thương mại; (2) Tích hợp nguồn laser phát đa mode và bộ tách sóng quang (Photodetector) trên cùng một đế chip quang SOI đơn phiến; (3) Kết hợp MDM với công nghệ điều chế bậc cao (PAM-4, QAM) để nâng tốc độ truyền dẫn on-chip vượt ngưỡng 10 Terabit/s phục vụ các siêu máy tính AI.

Kết luận

Luận án tiến sĩ của tác giả Dương Quang Duy đã hoàn thành xuất sắc các mục tiêu nghiên cứu đề ra, mang lại những đóng góp nổi bật và toàn diện cho chuyên ngành Kỹ thuật Điện tử:

  1. Đột phá về cấu trúc ghép/tách mode: Thiết kế thành công các linh kiện ghép/tách 2 mode và 3 mode không phụ thuộc phân cực trên nền SOI với băng thông siêu rộng 150 nm ($1500\ \text{nm} - 1650\ \text{nm}$), suy hao chèn kênh $I.L < 0.7\ \text{dB}$ và nhiễu xuyên kênh $Cr.T < -25\ \text{dB}$.
  2. Sáng tạo trong công nghệ định tuyến mode: Phát triển thành công bộ định tuyến $1 \times 3$ MSR điều khiển nhị phân ON/OFF sử dụng vi gia nhiệt ITO tiết kiệm năng lượng, giải quyết triệt để vấn đề phức tạp trong điều khiển đa mức công suất.
  3. Làm chủ kỹ thuật tạo đa mode trực giao: Đề xuất và tối ưu hóa bộ tạo đồng thời nhiều mode ($TE_0, TE_1, TE_2$) với độ cân bằng công suất lý tưởng $P.B \approx 0\ \text{dB}$, phục vụ hiệu quả cho các cấu trúc mạng quảng bá thông tin quang.
  4. Chứng minh độ bền sai số chế tạo: Xác lập dung sai chế tạo công nghiệp rộng ($\pm 10\ \text{nm}$ đến $\pm 100\ \text{nm}$), khẳng định tính khả thi tuyệt đối khi gia công trên các dây chuyền công nghệ CMOS hiện hành.
  5. Mở ra các hướng nghiên cứu mới: Đặt nền móng vững chắc cho các hệ thống thông tin quang lai ghép dung lượng siêu cao MDM-WDM, góp phần đưa nghiên cứu tích hợp quang tử trong nước hội nhập đẳng cấp khoa học quốc tế.