Đồ án HCMUTE: Đánh giá hiệu năng các bộ lọc xử lý ảnh trên nền tảng SoC Zynq 7000

Phần này trình bày kiến trúc của SoC Zynq 7000, bao gồm Processing System (PS) với lõi ARM Cortex-A9 và Programmable Logic (PL). SoC Zynq 7000 xử lý ảnh được thực hiện bằng cách tận dụng sức mạnh xử lý song song của cả hai thành phần. PS chịu trách nhiệm điều khiển toàn bộ hệ thống và thực thi các thuật toán trên phần mềm, trong khi PL được lập trình để thực hiện các phép tính song song, tăng tốc độ xử lý cho các bộ lọc ảnh. FPGA và xử lý ảnh Zynq 7000 đóng vai trò quan trọng trong việc tăng tốc độ xử lý. Giao tiếp giữa PS và PL dựa trên giao thức AXI (Advanced Extensible Interface). Nghiên cứu khảo sát sâu về việc sử dụng AXI4 và AXI4-Stream cho việc truyền dữ liệu hiệu quả giữa các module. Việc lựa chọn kiến trúc này nhằm mục đích tối ưu hiệu năng bộ lọc ảnh Zynq 7000.

Đề tài tập trung vào ba thuật toán bộ lọc ảnh Zynq 7000 phổ biến: Sobel, Prewitt, và Canny. Mỗi thuật toán được mô tả chi tiết về nguyên lý hoạt động và ứng dụng. Bộ lọc Sobel và Prewitt là các bộ lọc đơn giản, hiệu quả trong việc phát hiện biên ảnh. Bộ lọc Canny phức tạp hơn, cho kết quả chính xác hơn nhưng cần nhiều tài nguyên xử lý hơn. Các loại bộ lọc ảnh trên Zynq 7000 được so sánh về độ phức tạp và hiệu quả. Việc lựa chọn các thuật toán này là dựa trên tính phổ biến và hiệu quả trong thực tế. Thuật toán bộ lọc ảnh Zynq 7000 được chọn phù hợp với mục tiêu đánh giá hiệu năng của nền tảng.

Thực hiện bộ lọc ảnh trên Zynq 7000 trên phần mềm được thực hiện sử dụng SDK. Quá trình này bao gồm việc lập trình các thuật toán trên lõi ARM Cortex-A9. ARM Cortex-A9 và xử lý ảnh Zynq 7000 cung cấp môi trường lập trình quen thuộc. Triển khai phần mềm đơn giản và dễ thực hiện, nhưng hiệu năng có thể bị giới hạn. Thực hiện bộ lọc ảnh trên Zynq 7000 trên phần cứng sử dụng Vivado HLS để chuyển đổi mã C/C++ thành các IP Core. Vivado HLS tự động tối ưu hóa mã nguồn cho hiệu năng cao trên FPGA. Các IP Core này được tích hợp vào PL để thực hiện xử lý song song. Phần cứng xủ lý ảnh Zynq 7000 được thiết kế với mô hình Pipeline và Dataflow để tối ưu hóa tốc độ và hiệu suất.

Mô hình Pipeline và Dataflow được áp dụng để tăng tốc độ xử lý. Mô hình Pipeline chia nhỏ quá trình xử lý thành các giai đoạn nhỏ, xử lý đồng thời nhiều dữ liệu. Mô hình Dataflow cho phép xử lý dữ liệu một cách song song, tận dụng tối đa khả năng của FPGA. Tối ưu hóa bộ lọc ảnh Zynq 7000 thông qua việc ứng dụng hai mô hình này. Việc tích hợp hiệu quả các mô hình này vào thiết kế IP Core ảnh hưởng lớn đến hiệu năng bộ lọc ảnh Zynq 7000. Khả năng xử lý ảnh Zynq 7000 được nâng cao đáng kể nhờ vào việc tối ưu hóa này.

Kết quả thực nghiệm cho thấy sự khác biệt rõ rệt về hiệu năng giữa việc thực hiện các bộ lọc trên phần mềm và phần cứng. So sánh hiệu năng bộ lọc ảnh Zynq 7000 cho thấy phần cứng có tốc độ xử lý nhanh hơn đáng kể so với phần mềm, đặc biệt khi xử lý ảnh độ phân giải cao. Thời gian thực hiện bộ lọc ảnh Zynq 7000 được đo đạc và phân tích kỹ lưỡng. Hiệu năng bộ lọc ảnh Zynq 7000 được cải thiện nhờ việc sử dụng FPGA và tối ưu hóa bằng mô hình Pipeline và Dataflow. Các kết quả thực nghiệm được trình bày một cách rõ ràng và chi tiết.

Ngoài thời gian xử lý, nghiên cứu cũng phân tích tiêu thụ điện năng của hệ thống trong quá trình xử lý ảnh. Tiêu thụ điện năng bộ lọc ảnh Zynq 7000 được đo đạc và so sánh giữa phần mềm và phần cứng. Mặc dù phần cứng có tốc độ xử lý nhanh hơn, nhưng tiêu thụ điện năng có thể cao hơn so với phần mềm. Phân tích hiệu năng Zynq 7000 cân nhắc cả hai yếu tố tốc độ và tiêu thụ điện năng. Đánh giá hiệu năng Zynq 7000 đầy đủ cần phải xem xét cả hai yếu tố này để đưa ra kết luận tổng thể.